Verilog-XL відмінно працює модель, але ncsim повісити

[eefelix]

Привіт,

Я списку з'єднань, що при запуску Verilog-XL моделювання, моделювання цілому може бути завершена без проблем, але коли я один і той же списку з'єднань в ncsim, симуляція буде повісити на середині цілому моделювання.

Хто-небудь стикатися з тією ж проблемою?Чи знаєте ви, причина і як її вирішити?Спасибі!

 

[stanchen]

eefelix пише:

Привіт,Я списку з'єднань, що при запуску Verilog-х моделювання, моделювання цілому може бути завершено без проблеми, але, коли я один і той же списку з'єднань в ncsim, симуляція буде повісити на середині цілому моделювання.Хто-небудь стикатися з тією ж проблемою?
Чи знаєте ви, причина і як її вирішити?
Спасибі!

 

[fengbj]

Через різницю між події і Цикл механічних компіляції

 

[joe2moon]

>>> З-за різниці між події і Цикл механічних компіляції

???Чому????
-------------------------------------------------- --------------------------------
Незалежно від того, які компіляції програми НЕ зависання!
-------------------------------------------------- --------------------------------

У мене є лише зустрівся з умовою, що моделювання може бути успішної роботи
на Verilog-XL, але зіткнутися з деякими повідомлення про помилку (и) в NC-Verilog.
(Звичайно, можна сказати, що це інструмент залежить від завдання.
Насправді, це також проблема кодування ...)

Але воно ніколи не зависання симулятор!

 

[casual3_2002]

згоден.Неважливо, якщо цю подію чи що.навіть якщо два тренажерів є подіями, що вони можуть робити різні результати через події термінів планування.Тим не менше, воно ніколи не повинно повісити.

casual3

joe2moon пише:

>>> З-за різниці між події і Цикл механічних компіляції???
Чому????

-------------------------------------------------- --------------------------------

Незалежно від того, які компіляції програми НЕ зависання!

-------------------------------------------------- --------------------------------У мене є лише зустрівся з умовою, що моделювання може бути успішної роботи

на Verilog-XL, але зіткнутися з деякими повідомлення про помилку (и) в NC-Verilog.

(Звичайно, можна сказати, що це інструмент залежить від завдання.

Насправді, це також проблема кодування ...)Але воно ніколи не зависання симулятор!

 

[yankuangtu]

я думаю, що це через вас не ви-й бібліотеці шлях правильно, луна ваш LD_LIBRARY_PATH

 

[wpwang]

Як використовувати Verilog-XL в C (в) залежність LDV?
Я Verilog-XL команду "Verilog" в LDV3.0.
Я не можу знайти команду "Verilog" в LDV вище 3,3.

LDV чи підтримка Verilog-XL вище версії 3.3?
Якщо відповідь "Так", Що Verilog-XL команди над LDV 3,3?

 

[rakko]

працювати з ncsim сумісність вимикача.якщо воно працює, то це, як сказав joe2moon.

 

[Guest]

Уууу ... Я зустрів ту саму проблему.
Рівня нормально працювати і з 'Verilog команду' Ворота Verilog-XL, а "ncverilog 'команди" зависаннями ", додайте' delay_mode_unit 'аргумент часткової роботи, але зависання на половину часу моделювання, Що сталося??'Verilog Використовуйте' збирати витрачати багато часу, я не хочу.