Verilog для макету?

I

ilker

Guest
їм нове для CMOS дизайн і у мене є проект про реалізацію F = a'cb + + ab'c АВС функції. Ви знаєте, будь-який інструмент, який створює макет зі списку з'єднань спецій або Verilog код? Велике спасибі.
 
Привіт Один відповідь на вас тут: 1. ч ** P: / / www.microwind.org/ 2. ч ** P: / / intrage.insa-toulouse.fr / ~ etienne/microwind/mw03_book1.zip 3. ч ** P: / / intrage.insa-toulouse.fr / ~ etienne/microwind/dsch03_book1.zip * -> TNX T
 
Я думаю, що Microwind породжує SPICE netlists від макета, а не створює макет netlists SPICE. Я дуже звертаючи увагу на генерувати макет Verilog, я знаходжу, що інструменти. Але, ви повинні перетворити Verilog в список з'єднань (EDIF), потім за допомогою макету на місце і маршрут
 
Якщо у вас є доступ до комерційний інструментів, таких як Synopsys, ви можете використовувати Synopsys компілятора для синтезу вашого рівняння в список з'єднань, а потім прочитати його в Synopsys Астро макет інструмент і зробити місце quich і маршрут. Для простих конструкцій вам не потрібно турбуватися про годинник і цілісності сигналу. ніщо не може піти не так. Ви також можете використовувати каденцію IC5 середовища зробити те ж саме. Якщо це співвідношення всі ваші дизайну, то, я пропоную youcreate списку з'єднань вручну за допомогою ворота з ваших улюблених бібліотеку постачальників і використовувати безкоштовні інструменти, такі як розташування ledit зробити ворота в макеті.
 
U можете спробувати L-редагувати, якщо роботи на ПК
 
Я думаю, Xilinx ISE можуть робити свою роботу.
 
Ви можете отримати його з сайту Xilinix. ISE має різні версії, серед яких ISE WebPACK є Особливості будови безкоштовно Donwload але вам доведеться спочатку зареєструватися для цього. Посилання на ISE є http://www.xilinx.com/products/design_resources/design_tool/index.htm і ISE WebPACK це http://www.xilinx.com/ xlnx / xebi... ТОВАРИ І sSecondaryNavPick = дизайн + Tools
 
Я не знаю, чому ви хочете створити макет з спецій списку з'єднань. Нормальний потік дизайн для аналогового дизайну або для повного нестандартна конструкція повинна бути приблизно наступним чином: 1) розробка логіки / ланцюга для вашого проекту. 1) намалювати макет, використовуючи Candence інструмент або інший комерційний інструмент, або навіть безкоштовні інструменти для макету (ви можете знайти в них он-лайн для простого проекту!). 2) витяг із списку з'єднань спецій ваш макет, і зробити деякий аналіз. 3) знак-офф дизайн вашого якщо виконано, поверніться до пункту 1 або 2 відповідно, якщо немає.
 
Привіт, використання Cadence SoC Encounter інструмент для створення макету з Verilog код. для деталей пройти через інструкцію і використовувати для синтезу PKS інструмент, який вбудований в Encounter, тому що зустріч не відбудеться безпосередньо Verilog код, по-перше синтезу коду, то дати йому стикатися. Prashant
 
Є багато інструментів для синтезу. Але я не розумію, чому аналогових дизайнер в них потребує? Якщо ви не можете прочитати або дизайн схеми безпосередньо, як ви можете бути аналогових дизайнер?
 
Я думаю, що фізичні компілятор sysnopsys "може зробити це за вас. розташування налаштований макроелементів можна побачити на Xilinx ISE.
 
привіт, кращим рішенням є для Xilinx ISE ви можете отримати його пробну версію з веб. З повагою, Куль.
 
деякі інструменти Linux ....( може не в змозі перевірити їх): плакати:: плакати: запуск win32 http://cas.et.tudelft.nl/software/ocean/ і octtools від UCB http://embedded.eecs.berkeley.edu/pubs/downloads/octtools/index.htm ptolemyII від UCB http://ptolemy.eecs.berkeley.edu/ptolemyII/ може бути корисним для вашої проблеми логіки синтезу (якщо такі є тіла за допомогою цих програмних поділитися experiance) є існують будь-які інші рішення з відкритим кодом, щоб ця проблема !!!!!!!!!!! Крім того GNU Електричні 7 (З версії), що містять кремній компілятор - перетворює VHDL для макета
 
Перейти до посилання і зареєструватися urself для завантаження "Ліберо" http://interact.actel.com/registration/enter_email.cgi?p=90 зручне програмне забезпечення. Якщо і є Verilog код, він буде легко перетворити у формат, використовуючи своє меню. Jus дослідження інструкцію і спробуйте urself. -Каші
 
... Використовуючи стандартні комірки макету для налаштування проекту може бути хорошим підходом, оскільки він занадто простий в реалізації.
 
Я пам'ятаю інтонацію має інструмент може генерувати макет
 
Це виглядає як домашнє завдання вправи. Чому ви повинні мати певний макет? Які технології ви орієнтацію? Це має бути вправою в синтезі, сторони макета стандартних елементів, розміри транзистора, чи що? Можливо, вам потрібно вивчити, які цілі навчання тут. Такий невеликий приклад, звичайно, не навчить вас, як нормальні цифрові потоки дизайну в реальному світі роботи.
 
Базова конструкція EDA потоку з будь-якого EDA або сучасних книг ASIC можу вам сказати, метод.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top