SRAM Bist логіки

S

seseandy

Guest
bist_clk, bist_test і bist_result є Bist сигналу логіки
хто може дати деякі пояснюють про цих сигналів, таких як bist_result, сигнал буде вихідний сигнал, що в Bist режимі?

 
вихід Bist результаті невдачі або пройти, ні один стандарт сигналу, можна визначити значення результату в порядку

 
Bist результат відрізняється в залежності постачальників.
Atmel Bist логічний результат порт буде виводити сигнал підпис

 
bist_clk: CLK для Bist логіки;

bist_test: Bist тест дозволить сигналу;

bist_result: вкажіть Bist пройти тест або не, це рівень сигналу,

не повинно бути іншого сигналу

bist_finished: вкажіть Bist випробування обробкою.

ми можемо визначити Bist випробування проходять або не за bist_result і bist_finished,

якщо Bist тест закінчений, свідчить bist_result пройти випробування і потерпіти невдачу;

seseandy пише:

bist_clk, bist_test і bist_result є Bist сигналу логіки

хто може дати деякі пояснюють про цих сигналів, таких як bist_result, сигнал буде вихідний сигнал, що в Bist режимі?
 
Так bist_result є логічним сигналом.Ви отримаєте цей результат після прийняття порівняння між двома вихідними Датас, які відомі надійні дані та форму DUT продукції.

Кінцевим результатом є або пройшов / не пройшов

 

Welcome to EDABoard.com

Sponsor

Back
Top