Як розробити смуговий фільтр використанням FPGA?

F

FreeSpirit

Guest
центральній частотних смуги пропускання є 4.2MHz 0.5MHz
смузі> 4.6MHz; <3.8MHz
Нерівномірність у смузі пропускання: 1 дБ
Minmum смузі придушення: 40 dB

 
FreeSpirit пише:

центральній частотних смуги пропускання є 4.2MHz 0.5MHz

смузі> 4.6MHz; <3.8MHz

Нерівномірність у смузі пропускання: 1 дБ

Minmum смузі придушення: 40 dB
 
Мій учитель гавань `T сказав мені, частоти дискретизації.
припускаючи, що це 20 МГц

може у Надішліть мені код??

спасибі
мою поштову скриньку iamanewone (AT) hotmail.com

 
Ви також можете використовувати DSP Builder.Вона генерує код, наприклад, щоб Альтера FPGA.

 
Розум, якщо хто-то посилає у цього коду як ви будете вчитися.Зробіть це самі ви можете дізнатися що-то.

 
FreeSpirit пише:

центральній частотних смуги пропускання є 4.2MHz 0.5MHz

смузі> 4.6MHz; <3.8MHz

Нерівномірність у смузі пропускання: 1 дБ

Minmum смузі придушення: 40 dB
 
буде у використанням Xilinx FPGA Altera або?
Altera має гарні відома applicatin з flex10k фільтр для проектування ....
Я думаю, для першого кроку, використовуючи фільтр designtool MATLAB.дати ур спец.генерувати коефіцієнта quitze їх ......

ялина коди доступні легко (VHDL і Verilog) U можна використовувати VHDL синтезу KC Чан ..Код є ...і принести коефіцієнт (квантованих) з FPGA RAM.У отримаєте відфільтровані продукції.

в atlera сайті також їли код там з скриптова код і ....

 
FreeSpirit пише:

Мій учитель гавань `T сказав мені, частоти дискретизації.

припускаючи, що це 20 МГцможе у Надішліть мені код??спасибі

мою поштову скриньку iamanewone (AT) hotmail.com
 
роси пише:

Ви також можете використовувати DSP Builder.
Вона генерує код, наприклад на @ ltera FPGA.
 
Я. KC Chang має код КИХ дуже просто деякі складні конструкції ...годинник дерево і синтез також додав з дизайном РПІ ..Я думаю, його хороша книга для РПІ ...

 
Що відомо про застосування цифровий фільтр Analyzer (DFA) з digitalfilter.com?Він може генерувати VHDL для моделювання дизайну фільтра.Коефіцієнти зберігаються в таблиці ROM і проміжних результатів множення зберігаються в пам'яті блоку ..потім сумуються.

У мене було питання для тих, хто використовував його раніше.Як це в порівнянні з Matlab R14 фільтр дизайн панелі інструментів згаданих вище?Я міг би мати доступ до нього також.

Я вчилася на код, що генерується DFA.Це дуже гарна і зрозуміла.Однак, коли я намагався відобразити його у спартанських 2 (цільове пристрій: x2s200 Цільова коду: pq208), він дав мені такі помилки:
Кількість 4 ТМП вводу: 4995 з 4704 106% (OVERMAPPED)
Кількість зайнятих Скибочки: 2675 з 2352 113% (OVERMAPPED)

У фільтрів дійсно займає так багато місця?Чи повинен я якось спростити код або використовувати інший пристрій, як Virtex з великим кол-во воріт?Я підозрюю, що розмір диска в дизайні непотрібних великий (16 магазинів коефіцієнти, 16/400 пробілами).Крім того, може бути, я міг би зробити щось мультиплікатори, можливо, використовувати розподіленої арифметики замість '*' функції IEEE.STD_LOGIC_ARITH.ALL бібліотеки.

Лі в Matlab генерує більш компактний дизайн?Велике спасибі заздалегідь

 
Я проектування КИХ-фільтра з використанням FPGA.
Я закінчив VHDL код, але він не працює, коли я запрограмували його в пристрій.
хто-небудь може дати раду про апаратного забезпечення в FPGA?

 
ONEoverT дасть вам дуже ефективний фільтр ... код читабельним і зрозумілим.Я купив його і думаю, це здорово програмного забезпечення.На жаль, це працює тільки на Windoze ... ні одна з версій Linux

Роберт

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top