Як реалізувати фазового детектора з 1 нс резолюції

D

Danielye

Guest
Як реалізувати ДМ DPLL використанням часу позначки метод з 1 нс резолюції?
Я думаю, що повинна бути схема розширення помилка фази імпульсу, а потім вибірки його з високою частотою.годин.
може хтось люб'язно надати мені допомогу з питань розробки цієї схеми?Спасибо заранее!

 
це важко, ви дизайн на рівні ради замикання або інтегральної схеми?якщо вона дошка-lveel, я думаю, що виграш є практичним способом досягнення цієї мети.

 
Чи можете ви бути трохи більш конкретними.Ми хотіли б знати вашу програму в деталях і те, що ви маєте на увазі під словами "1 нс".За своєю природою, багато аналогові або цифрові детектори етапі, на південь нано-друге резолюції.Використовуйте один з них.

Люди використовують час позначки в системах розподілу сигналу, як у ЦЕРНі.Very Large Array (VLA) в астрономії розподіляє сигнали чистоти теж.Є багато міркувань, дизайн, особливо шум у оптоволоконні системи розподілу.

icalepcs2003.postech.ac.kr/Proceedings/PAPERS/MP533.PDF

Крім того, можна побудувати інтервал часу для перетворювача напруги ланцюгів з 0,3 нс.

 
Привіт, дорогі biff44

Мене цікавить у цій темі теж.Час позначки фазового детектора може бути приблизно такою:

www.thinksrs.com/downloads/PDFs/Manuals/PRS10m.pdf - РР14

 
Я не бачу його.Що-сторінку?Це PDF файл призначений для рубідію джерела.Це частота замки ocsillator за допомогою оптичного ефекту qenching газу рубідію за допомогою диференціювання ланцюга.Я не бачу relavance часу позначки.

 
Привіт, Biff44
Будь ласка, див. малюнок-3, prs10m.pdf на сторінці 15.

Нижче наводиться зі стор 14 з prs10m.pdf

PRS10 можуть бути закриті для зовнішнього джерела 1PPS.Друга
Для цифровий PLL використовується для регулювання частоти PRS10 відповідно до
Частота 1PPS джерела на великі проміжки часу.

Фазового детектора час позначки, схеми і прошивки, яка посилення Kdet = 1bit/ns.Петля фільтр цифрового фільтра
, Що складається з факультативного попереднього фільтра і стандартною пропорційно-інтегрально контролер

 
Якщо 1ns/bit резолюції фазового компаратора було досягнуто в класичному методі, вона вимагає боротьби з 1GHz вибірки годин.

Отже, з класичною фазового детектора, такі, як JK тригера, ми можемо отримати помилку імпульсу фази.Потім, після пропорційно розширенню ширини імпульсу з інтегральної cuicuit, висока фазового детектора resultion низькій тактовій частоті, може бути реалізований.

Я шукаю відповідний імпульс розширенню cuicuit зараз.Не могли б ви дати мені кілька пропозицій?Спасибі!

 

Welcome to EDABoard.com

Sponsor

Back
Top