Як реалізувати відкритий колектор логіки в VHDL?

Y

yamaha

Guest
привіт, як реалізувати відкритий колектор логіки в VHDL, стосується Ям
 
Якщо ви сполучення з зовнішнього зв'язку, що вимагає відкритих характеристик колектора (наприклад, PS / 2), то ви можете моделювати відкриті буфери колектор з 3-стану буферів: out_signal
 

Welcome to EDABoard.com

Sponsor

Back
Top