Питання просте JFET

[mtkee2003]

привіт<img src="http://electronicspace.persiangig.com/image/4.JPG" border="0" alt="simple JFET Question" title="Питання просте JFET"/>***>> Я кажу: через V_GS J1, дорівнює нулю Таким чином, ми повинні сказати, поточний Дрейн дорівнює I_D = = I_DSS 8mA.
але це не правда, тому що в I_D дорівнює 1mA.(З 2 є джерело струму).
але чому *** це неправда?

Припустимо, що: BETA в JFETs дорівнює I_DSS / (* В. П. П.)
привіт.
Вибачте, але Ви повинні увійти, щоб переглянути це вкладення

 

[hr_rezaee]

J1 в тріода, тому що ПРУГ <Ур.це такі дії, як резистор.Ви можете розрахувати опір його.це навантаження Q2.

 

[mtkee2003]

привіт hr_rezaee

це не так.V_DG = -0,13, яка J1 працює як джерело струму.

див. його модельованих файл для додаткової інформації.

що стосується

 

[Guest]

J1 позначена з неправильною полярності порогового напруги.Він повинен бути позитивним числом, так як це тип каналу кв.

 

[zhi_yi]

привіт, будь ласка, допоможіть мені розповісти, як зробити схему вище працює ..

спасибі ..

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Посмішка" border="0" />

 

[mtkee2003]

привіт

завантажити його моделювання файл і подивитися, як це працює

що стосується

 

[hr_rezaee]

привіт
V_DG> - | Vp | і V_GS = 0 => тріода
він знаходиться в тріода і виступає в якості опору.Додано через 5 хвилин:zhi_yi пише:

привіт, будь ласка, допоможіть мені розповісти, як зробити схему вище працює ..спасибі ..
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Посмішка" border="0" />

 

[zhi_yi]

Дякую вам,
коли ж транзисторів Q1 і Q2 буде включений?

 

[hr_rezaee]

привіт
Q1 і Q2 завжди на ТУРНЕ тому Б. ~ 0V і VEE =- 10v.

 

[mtkee2003]

привіт
Дякую тобі, мій друг

Ви маєте рацію.Ви можете допомогти мені, і я пожертвувати 3 балів.
через свою симетричною схемою, IC1 і IC2 повинні бути рівні, а потім J1 в тріодного.

привіт.
Мустафа, Іран