Керівництво Місце і маршрут

[sandeep_sggs]

Шановні все,
Хто-небудь може сказати мені, що це значення Вручну "місце і маршрут" в інструменти Xilinx (я використовую xilinx9.1) і як зробити це в деталях!Це ручний процес дуже корисно розглядати Гарне місце і маршрут алгоритми вбудовані в постачальника `и інструментів.я можу помилятися, тому, будь ласка, виправити мене, якщо так стоїть справа!
Будь-який хороший документ з даної теми можна тільки вітати.Plz зробити це якомога швидше ..

 

[pini_1]

Іноді, коли ваша конструкція досягає високих використання, даний інструмент може зіткнутися з труднощами в місці і маршрут процесу.Таким чином, деякі допомоги дизайнера не потрібно.
Принаймні, два підходи існують.Одним з варіантів є вручну робити вся проблематика код.Якщо код буде занадто великим, такий підхід може бути багато часу на налагодження і підтримка.
Інший підхід може бути трохи допомогти інструменту.Ось приклад з колишніх дизайн міни за допомогою XILINX з 96% утилізації.
1.Вручну знайти FF пристроїв з головних секвенсор в середині.
2.Силами всіх повільних логіки, як логіка світлодіодний бути на боці (далеко від центру міста).
3.Спробуйте кілька насіння і бачимо асорті результатів.

VHDL / Verilog / XILINX бекенда прикладів на http://bknpk.no-ip.biz/

 

[farhantariq]

Ну мила сцена просто платних Продавець tool.ya Генеральної ось що професіонал, але конструктор Взаємодія зробити її більш конкретною і ефективною.

 

[sanjay11]

він завжди допомагає, якщо, принаймні дизайн блоків розміщені вручну (поряд з їх МО).
Це знижує навантаження на інструмент в значній мірі і досягти кращого часу.

Не кожен сигнал і модуль повинен бути вручну оброблені.Верхньому рівні керівництва розміщення блоків (керуватися місці і маршрут) привести до зниження час виконання теж.

 

[victoria_jitesh]

Деякі і не слід робити, які необхідно враховувати при місці і маршрутТригерів майже безкоштовно в FPGAs

У ПЛІС, області споживається дизайн, як правило, визначається кількістю комбінаційних схем, а не на кількість IP-ОПВ.
Мета використання 80 90% клітин на чіпі.

Якщо ви використовуєте більш ніж у 90% осередків на чіпі, то місце і маршруту програма не зможе маршрут дроти для підключення камер.

Якщо ви використовуєте менше 80% клітин, то, можливо:
Є оптимізації, що дозволяє підвищити продуктивність і до цих пір дозволяють дизайну, щоб уміститися на чіпі;
або
Ви витратили занадто багато людських зусиль щодо оптимізації для низьких області;
або
можливості прагнути до того, що всі IP і ор використовувати той же годинник, то годинник годинник не накладає ніяких обмежень на місце, де і маршрут інструменту ставить IP-операції і ворота.Якщо для різних IP-ОПВ використовуються різні години, то IP-OPS, які поруч один з одним, можливо, буде необхідно використовувати ті ж години.

Використовуйте тільки один край тактового сигналу