ДПФ Проблема в Mbist ----- недоліки покриття Низька Mbist!

B

bendrift

Guest
У моїй конструкції, я все обгортання барана з mbist.
після того як я ТСП установки і запуску atpg, я вважаю, mbist зниження охоплення недоліки конструкції.
тут, я вставити доповідь tetramax і mbist код для обговорення

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Посмішка" border="0" /># Недоліки testcov ім'я екземпляра (тип)
------- ------- -----------------------
51340 74,40% / vitcore / acs_datapath / acsram_fsm (vit_acsram_fsm_test_1)
10356 100,00% / vitcore / acs_datapath / acsram_fsm / btfram_ctl (vit_btfram_ctl_test_1)
10240 67,96% / vitcore/acs_datapath/acsram_fsm/ram_2 (vit_acsram_0_test_1)
5110 67,90% / vitcore/acs_datapath/acsram_fsm/ram_2/LRAM (dpreg16x80_0_test_1)
2970 71,73% / vitcore/acs_datapath/acsram_fsm/ram_2/LRAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_0_test_1)
348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_2/LRAM/dpreg16x80_inner (dpreg16x80_inner)
5110 67,90% / vitcore/acs_datapath/acsram_fsm/ram_2/URAM (dpreg16x80_1_test_1)
2970 71,73% / vitcore/acs_datapath/acsram_fsm/ram_2/URAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_1_test_1)
348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_2/URAM/dpreg16x80_inner (dpreg16x80_inner)
10236 67,94% / vitcore/acs_datapath/acsram_fsm/ram_4 (vit_acsram_1_test_1)
5106 67,87% / vitcore/acs_datapath/acsram_fsm/ram_4/LRAM (dpreg16x80_2_test_1)
2966 71,69% / vitcore/acs_datapath/acsram_fsm/ram_4/LRAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_2_test_1)
348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_4/LRAM/dpreg16x80_inner (dpreg16x80_inner)
5110 67,89% / vitcore/acs_datapath/acsram_fsm/ram_4/URAM (dpreg16x80_3_test_1)
2966 71,69% / vitcore/acs_datapath/acsram_fsm/ram_4/URAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_3_test_1)
348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_4/URAM/dpreg16x80_inner (dpreg16x80_inner)
10240 67,97% / vitcore/acs_datapath/acsram_fsm/ram_3 (vit_acsram_2_test_1)
5114 67,94% / vitcore/acs_datapath/acsram_fsm/ram_3/LRAM (dpreg16x80_4_test_1)
2966 71,69% / vitcore/acs_datapath/acsram_fsm/ram_3/LRAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_4_test_1)
348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_3/LRAM/dpreg16x80_inner (dpreg16x80_inner)
5106 67,87% / vitcore/acs_datapath/acsram_fsm/ram_3/URAM (dpreg16x80_5_test_1)
2966 71,69% / vitcore/acs_datapath/acsram_fsm/ram_3/URAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_5_test_1)
348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_3/URAM/dpreg16x80_inner (dpreg16x80_inner)
10240 67,96% / vitcore/acs_datapath/acsram_fsm/ram_1 (vit_acsram_3_test_1)
5110 67,89% / vitcore/acs_datapath/acsram_fsm/ram_1/LRAM (dpreg16x80_6_test_1)
2970 71,73% / vitcore/acs_datapath/acsram_fsm/ram_1/LRAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_6_test_1)
348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_1/LRAM/dpreg16x80_inner (dpreg16x80_inner)
5110 67,90% / vitcore/acs_datapath/acsram_fsm/ram_1/URAM (dpreg16x80_7_test_1)
2970 71,73% / vitcore/acs_datapath/acsram_fsm/ram_1/URAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_7_test_1)
348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_1/URAM/dpreg16x80_inner (dpreg16x80_inner)

[

 
Є багато алгоритмів mbist, кожна охоплює різні недоліки.Ви можете спробувати впровадити більш алгоритмів у mmemory обгортки.

Такі, як, марш 14N і checkboard і т.д. Звичайно, ви також повинні враховувати,
витрат і ресурсів для їх здійснення.

 
Просто я хочу сказати, що упаковка Mbist зменшити загальний дизайн застряг на недоліки покриття не тесту пам'яті.
для Mbist упаковки мають порівняти логіку, і порівняйте логіки було обмежено на "111111" або '000000 ", так що після вставки ТСП, atpg не може виявити недоліки в stuct логіки порівняти. як же мені тепер робити?

 
привіт, може бути, ви повинні використовувати сигнал обійти обійти оперативної пам'яті мікро-тест у atpg

режимі.

bendrift пише:

У моїй конструкції, я все обгортання барана з mbist.

після того як я ТСП установки і запуску atpg, я вважаю, mbist зниження охоплення недоліки конструкції.

тут, я вставити доповідь tetramax і mbist код для обговорення
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Посмішка" border="0" />

# Недоліки testcov ім'я екземпляра (тип)

------- ------- -----------------------

51340 74,40% / vitcore / acs_datapath / acsram_fsm (vit_acsram_fsm_test_1)

10356 100,00% / vitcore / acs_datapath / acsram_fsm / btfram_ctl (vit_btfram_ctl_test_1)

10240 67,96% / vitcore/acs_datapath/acsram_fsm/ram_2 (vit_acsram_0_test_1)

5110 67,90% / vitcore/acs_datapath/acsram_fsm/ram_2/LRAM (dpreg16x80_0_test_1)

2970 71,73% / vitcore/acs_datapath/acsram_fsm/ram_2/LRAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_0_test_1)

348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_2/LRAM/dpreg16x80_inner (dpreg16x80_inner)

5110 67,90% / vitcore/acs_datapath/acsram_fsm/ram_2/URAM (dpreg16x80_1_test_1)

2970 71,73% / vitcore/acs_datapath/acsram_fsm/ram_2/URAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_1_test_1)

348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_2/URAM/dpreg16x80_inner (dpreg16x80_inner)

10236 67,94% / vitcore/acs_datapath/acsram_fsm/ram_4 (vit_acsram_1_test_1)

5106 67,87% / vitcore/acs_datapath/acsram_fsm/ram_4/LRAM (dpreg16x80_2_test_1)

2966 71,69% / vitcore/acs_datapath/acsram_fsm/ram_4/LRAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_2_test_1)

348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_4/LRAM/dpreg16x80_inner (dpreg16x80_inner)

5110 67,89% / vitcore/acs_datapath/acsram_fsm/ram_4/URAM (dpreg16x80_3_test_1)

2966 71,69% / vitcore/acs_datapath/acsram_fsm/ram_4/URAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_3_test_1)

348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_4/URAM/dpreg16x80_inner (dpreg16x80_inner)

10240 67,97% / vitcore/acs_datapath/acsram_fsm/ram_3 (vit_acsram_2_test_1)

5114 67,94% / vitcore/acs_datapath/acsram_fsm/ram_3/LRAM (dpreg16x80_4_test_1)

2966 71,69% / vitcore/acs_datapath/acsram_fsm/ram_3/LRAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_4_test_1)

348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_3/LRAM/dpreg16x80_inner (dpreg16x80_inner)

5106 67,87% / vitcore/acs_datapath/acsram_fsm/ram_3/URAM (dpreg16x80_5_test_1)

2966 71,69% / vitcore/acs_datapath/acsram_fsm/ram_3/URAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_5_test_1)

348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_3/URAM/dpreg16x80_inner (dpreg16x80_inner)

10240 67,96% / vitcore/acs_datapath/acsram_fsm/ram_1 (vit_acsram_3_test_1)

5110 67,89% / vitcore/acs_datapath/acsram_fsm/ram_1/LRAM (dpreg16x80_6_test_1)

2970 71,73% / vitcore/acs_datapath/acsram_fsm/ram_1/LRAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_6_test_1)

348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_1/LRAM/dpreg16x80_inner (dpreg16x80_inner)

5110 67,90% / vitcore/acs_datapath/acsram_fsm/ram_1/URAM (dpreg16x80_7_test_1)

2970 71,73% / vitcore/acs_datapath/acsram_fsm/ram_1/URAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_7_test_1)

348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_1/URAM/dpreg16x80_inner (dpreg16x80_inner)[
 
У мене об'їзної сигнал перед барана, але mbist краватку якийсь сигнал на "000000" або "111111" для Bist порівнювати, то зниження охоплення вини!

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top