K
Kurukuru
Guest
Прикріплений тимчасової діаграми КСР кодека IC PCM3008 (16-розрядний серійний), що я хотів би інтерфейс з використанням ПЛІС.
Як і в діаграмі я вже створюють LRCK (який є вибірка Freq. 32 кГц) і BCK (яка розрядні Shifting Freq. 512kHz) по розділіть моє вхідного тактового сигналу.
Проблема не знаю, як визначити, коли варто починати Шиф мої дані з перших біт останній біт відповідно з LRCK BCK і вільно працювати з самого початку.
Чи хоче хтось керівництво мені надати мені екскурсовода?VHDL код також оцінити, а також інші пропозиції.
Спасибо
Вибачте, але Ви повинні увійти для перегляду цієї прихильності
Як і в діаграмі я вже створюють LRCK (який є вибірка Freq. 32 кГц) і BCK (яка розрядні Shifting Freq. 512kHz) по розділіть моє вхідного тактового сигналу.
Проблема не знаю, як визначити, коли варто починати Шиф мої дані з перших біт останній біт відповідно з LRCK BCK і вільно працювати з самого початку.
Чи хоче хтось керівництво мені надати мені екскурсовода?VHDL код також оцінити, а також інші пропозиції.
Спасибо
Вибачте, але Ви повинні увійти для перегляду цієї прихильності