Будь ласка, направити мене для відповідності цьому часова діаграма

K

Kurukuru

Guest
Прикріплений тимчасової діаграми КСР кодека IC PCM3008 (16-розрядний серійний), що я хотів би інтерфейс з використанням ПЛІС.
Як і в діаграмі я вже створюють LRCK (який є вибірка Freq. 32 кГц) і BCK (яка розрядні Shifting Freq. 512kHz) по розділіть моє вхідного тактового сигналу.
Проблема не знаю, як визначити, коли варто починати Шиф мої дані з перших біт останній біт відповідно з LRCK BCK і вільно працювати з самого початку.
Чи хоче хтось керівництво мені надати мені екскурсовода?VHDL код також оцінити, а також інші пропозиції.

Спасибо
Вибачте, але Ви повинні увійти для перегляду цієї прихильності

 
ABB wraz z partnerami biznesowymi, Roboprojekt, ESAB i ABICOR BINZEL, składają podziękowania wszystkim uczestnikom seminarium spawalniczego, które odbyło się w Warszawie w dniach 12-13 kwietnia 2011.

Read more...
 
Цитата:

Я вже створюють LRCK (який є вибірка Freq. 32 кГц) і BCK (яка розрядні Shifting Freq. 512kHz)
 
Велике спасибі МКО для вас відповіді.

Вибачте за мій нерозумно помилку BCK.Але ви можете пояснити більш LRCK є синхронізація кадрів.

Для мого розумію, я повинен перекласти все з моєї L-канальний звук під час '1 'з LRCK і Р-каналу при '0' в LRCK.
Але я хотів би запитати, коли мої цифрові дані готові до відправки, яких я не знаю, коли на діаграмі цей час,
Чи є кращий спосіб для створення тимчасової діаграми, ніж використання засувку, щоб виявити зростання Egge з LRCK потім підрахувати змінних параметрів і переходу Діна зустрітися BCK терміни.

Спасибо заранее.

 
Привіт,
and slower clock is FrameClk
.

Припустимо, що ваш Зрушення годин BitClk
і повільніше годинник FrameClk.Тому для вашої справи BitClk = FrameClk X 32.

Тому, коли posedge з FrameClk виявити в домені BitClk вам потрібно почати shiting ваших даних, яка складає 32 біт.Ви досягнете цього staisfactorly як FrameClk = BitClk/32.

Так на наступний фронту FrameClk Ваші дані будуть доступні на нашій покласти.

Те же способом на ресивер стороні ви повинні зробити.

--
Shitansh Vaghela

 
Велике спасибі shitansh,

Ви мали на увазі покласти обидві BCK і LRCLK чутливості випадку процес, а потім щось на зразок

виявити фронту LRCLK потім почати перехід мої цифрові дані з BCK?

Але я знаю, значить виявити переднього фронту використовувати тільки Lach і подвійний засувкою потім порівнюючи як знайти зростання краю.

Як ви думаєте, це кращий спосіб виявити наростаючого фронту або якщо є PLS іншим способом розповісти мені.

 
Kurukuru пише:Ви мали на увазі покласти обидві BCK і LRCLK чутливості випадку процес, а потім щось на зразок

 
Велике спасибі знову shitansh,

Я, нарешті, не відповідає цьому часу діаграми і отримаєте звук з мого кодека IC вже.

До речі, він як і раніше багато шуму.Я думаю, може бути тому що ООН продовжить кодеком вхідними даними причина мого коду, який я збираюся виправити.

 

Welcome to EDABoard.com

Sponsor

Back
Top