VHDL файлу порядку в ispLever

[Guest]

У кого-небудь знає, як я можу змусити файлу порядку VHDL модулі для компіляції?

 

[jay_ec_engg]

використання послідовної моделі верхнього рівня в файл ...
використання процесу на верхньому рівні файлу та екземпляр моделі за ур Req.
Сподіваюся, я розумію ур питання правильна ....Ура як супер модератор .... там буде щось в Урі питання.

 

[lucbra]

Я не знаю, наскільки я розумію ваше запитання так.Чому ваші зміни порядку складання в першу чергу.
Що ви можете зробити, однак, дає більш високий пріоритет у відображенні & маршрутизації, тобто встановлення обмежень (обмеження Manager).Навіть після установки, ви можете вручну змінювати за допомогою редактора EPIC.

Якщо ви хочете, щоб все тримати під контролем керівництва, вам необхідно буде розробити модулі в Леонардо або Synplicity, створити JEDEC, а потім об'єднати разом (знову-таки під EPIC).

Привіт,

 

[aji_vlsi]

Даворін пише:

У кого-небудь знає, як я можу змусити файлу порядку VHDL модулі для компіляції?

 

[raylay]

Даворін пише:

У кого-небудь знає, як я можу змусити файлу порядку VHDL модулі для компіляції?