VHDL еквівалент readmemb Verilog?

[deepa1206]

Привіт Чи може хто-небудь, дайте мені знати, що еквівалентні VHDL розмірі "$ readmemb" (у Verilog) буде?

Спасибі

 

[pini_1]

Вам потрібно написати по yiurself.
Якщо вам потрібна модель пам'яті: рідкісні моделі пам'яті ... подивитися
http://bknpk.no-ip.biz/my_web/IP_STACK/sram_sparse_vhdl.html

 

[deepa1206]

Дякуємо за Вашу відповідь.Я хочу читати. Текстовий файл і завантажити його вміст в ROM / RAM.Чи можна зробити цю процедуру синтезованого?

Будь ласка, дайте мені знати.

 

[ljxpjpjljx]

Я думаю, цей процес не може бути синтезований!