VHDL для FPGA на основі проекту стиснення зображень

[aradea]

привіт всім .. Я новачок в надії, що хтось дасть мені деяке уявлення про те, як почати свій проект. я роблю проект: FPGA на основі стиснення зображення за допомогою Уолш перетворення Адамара. Мене просили використовувати VHDL і я не зовсім familiar.been намагається отримати право на алгоритм кодування, але все ж не пощастило: (плз somebody.any покажчик?

 

[sanjana]

Див деякі основні кодування techinques в VHDL, перш ніж звертатися для реалізації VHDL такі книги, як грунтовка VHDL по Bhaskar, VHDL програмування Дуглас Перрі та пошуку в Інтернеті для реалізованих алгоритмів

 

[barkha]

Для коду VHDL ви можете звернутися - Дизайн HDL Chip: Практичний посібник з проектування, синтезує і імітації Asics і ПЛІС Використання VHDL або Verilog Дуглас Дж. Сміт