Verilog цих кодів є достатньо надійними?

G

Guest

Guest
Привіт всім,
У мене є завдання про asynchronization
Я хочу знати, якщо сигнал LatchedRxStartFrm в наступних кодів буде добре працювати.

Велике спасибіЗавжди @ (posedge MRxClk або negedge hresetn)
починати
якщо (hresetn == 1'b0)
LatchedRxStartFrm <= # 0 ТР;
ще
/ / Тут RxStartFrm викликаний MRxClk і SyncRxStartFrm_q викликаний hclk
якщо (RxStartFrm & ~ SyncRxStartFrm_q)
LatchedRxStartFrm <= # 1 тр;
ще
якщо (SyncRxStartFrm_q)
LatchedRxStartFrm <= # 0 ТР;
кінецьЗавжди @ (posedge hclk або negedge hresetn)
починати
якщо (hresetn == 1'b0)
SyncRxStartFrm <= # 0 ТР;
ще
якщо (LatchedRxStartFrm)
SyncRxStartFrm <= # 1 тр;
ще
SyncRxStartFrm <= # 0 ТР;
кінецьЗавжди @ (posedge hclk або negedge hresetn)
починати
якщо (hresetn == 1'b0)
SyncRxStartFrm_q <= # 0 ТР;
ще
SyncRxStartFrm_q <= # тр SyncRxStartFrm;
кінець

Завжди @ (posedge hclk або negedge hresetn)
починати
якщо (hresetn == 1'b0)
SyncRxStartFrm_q2 <= # 0 ТР;
ще
SyncRxStartFrm_q2 <= # тр SyncRxStartFrm_q;
кінець

 

Welcome to EDABoard.com

Sponsor

Back
Top