Verilog код для фільтра FIR

[arunragavan]

Ну хлопці може хто-небудь дай мені приклад Verilog код для КІХ-фільтра .. Ive зробили VHDL н .. Я не нічого хорошого я Verilog .. небудь, хто може мені допомогти .. з повагою,

 

[adap]

Моя думка така, що якщо у вас є готовий робочий код в VHDL, то кращим є переведення її в Verilog за допомогою інструменту, але краще робити це вручну. Це трудомісткий так, але якщо ви берете його рядок за рядком і використовуючи книгу Verilog тоді ви будете мати перевагу навчання Verilog теж. І з мого досвіду ви повинні бути знайомі з обома мовами. Якщо вам потрібна допомога з перекладом, ми тут!

 

[aravind]

вона нічим не відрізняється для перетворення VHDL в Verilog за допомогою інструментів краще зробити це самостійно, то ур тільки й можна зрозуміти й інше. це не складно зробити по HDL desigers. спробуйте на побачення urself

 

[GroundCtrl]

До Xilinx Нотатки щодо використання веб-сторінки. Є величезні різних прикладах. Кілька прикладів - це FIR фільтри для одно-і двовимірних сигналів.

 

[eda_wiz]

http://www.altera.com/support/examples/verilog/ver_base_fir.html спробуйте це

 

[realtek]

в ч ** P:. / / WWW@ltera.com / підтримка / приклади / Verilog / ver_base_fir.html приклад використання 3 Altera IP (ЛПМ), чи є лише як приклад використання RTL (не IP) для виконання найпростішої FIR?

 

[jarodz]

Ви можете думати РПІ складався з регістрів зсуву і мультиплікатора-суматори ж фігурував у засланні. Для мене, я буду кодування всіх регістрів зсуву в одному блоці завжди, а інші комбінації (*, +) в інший завжди блоку (Сьогодні, інструмент синтезу є дуже потужним, ви можете залишити зусилля поєднання оптимізації, especailly Mac, щоб інструмент). З повагою, Джерод