Verilog випадки тестування

[vikasbb]

може будь-який Bodu запропонувати мені, як будуть писати тести
в Verilog?

 

[ankit12345]

У тебе є околицях ????? перевірки

як ур відправки матеріалів для DUT??
за допомогою завдання????

тестових залежить хон яким ур околицях .............. Є багато способів, щоб написати тести

 

[mssajwan]

в більш простою для його перегляду са модуль, в якому ви реалізуєте ваш RTL. внести свій внесок у DUT від первісного блоку

 

[learnbydo]

Перший побудувати перевірки навколишнього середовища, які містять завдання
Потім написати тестових на його основі і вимагають завдання
<writing testbenches> хороша книга про перевірку.Це може бути корисно для вас

 

[art_man]

привіт Vikas,
Я думаю, ур від Conexant ..?зробити курс ICIT, Пуна.

я думаю, що для написання випадках у тест необхідно спочатку зрозуміти, протокол, на якому ви
працює.
U може передавати деякі хороші книги по functonal перевірки для цієї мети.
Після визнання випадках у тест необхідно написати логіку від якої і може звільнити параметри автоматично тестованого пристрою.

цей документ може допомогти u..
Дати testbenches, Функціональна перевірка моделей HDL, Яник Бержерон, Kluwer
Academic Publishers 2000

 

[aji_vlsi]

vikasbb пише:

може будь-який Bodu запропонувати мені, як будуть писати тести

в Verilog?

 

[choonlle]

скачати книгу безкоштовно.Збережіть $ $ $

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Посмішка" border="0" />

 

[nanda5001]

Контрольні приклади написані на Verilog, за допомогою завдання ви можете викликати ці завдання здачі цінностей і для цих значень читати вихідних величин від DUT і порівняти з очікуваним значенням, які Ви дали в цьому ж або інших завдань і перевірити, чи були ви отримали правильно читати важливим з DUT---- TEST СПРАВИ -----------
написати (0); # 100
читати (0);

 

[satishkumar]

Plz посилати. Документ про тестовий в Verilog