TTL вимкнути затримки скорочення

D

Davood Amerion

Guest
Привіт усім;
Хто знає, з докладним описом 74S00 внутрішньої ланцюга?
Я хочу знати, як R3-R4-Q3 зменшити вимкнення час затримки Q6.
хто-небудь може пояснити це?

Спасибо заранее.
Davood Amerion
Вибачте, але Ви повинні увійти, щоб переглянути це вкладення

 
Я все ще чекаю

<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Питання" border="0" />
 
S і Л. ворота схожі, так що див. стор 12 ON Semiconductor Л. даних книги TTL:
http://www.onsemi.com/pub/Collateral/DL121-D.PDF

Я змінив текст транзистор номери по Вашому діаграмі:

Посилаючись на малюнку 1, база в спадному вихідного транзистора Q6 повертається на землю через Q3 і пара резисторів, а не через просте опір.
Цей механізм називається квадратури мережі, оскільки вона збігається до передачі характеристики (рис. 5), запобігаючи провідності в Q2 спліттер етапу, поки вхідна напруга піднімається досить високо, щоб дозволити Q2 на базі постачання струму Q6.
Квадратури мережі також покращує затримка розповсюдження шляхом надання низьким шлях опору ємнісного розряду на базі Q6 при вимиканні.
 
Спасибі дорогий echo47;
Я розумію свою роль для зміни характеристик передачі.
а як щодо виключення затримки?
Я читав в ТІ TTL Databook [volume2], що ця схема зменшити час вимкнення Q6.
коли ми ігноруємо його роль про внесення змін до перехідні характеристики,
і порівняти його ефект зі зниження вимкнення час затримки,
яка з них краще, просто резистори, або ця схема?

я думаю, один простий резистор краще.
тому що затиск Q6 бази на землю.
але в цій конфігурації.як VBE опустіться нижче 0,6-0,7 обидва транзистора буде вимкненому стані.
Вірно я кажу?

 

Welcome to EDABoard.com

Sponsor

Back
Top