Thold чи вплинути годинник період на всіх?

[kslim]

Привіт, я вчуся часовий аналіз, і прийшли на це питання. був би вдячний, якщо ви можете підтвердити мою думку / навчання. спасибі. З Thold

 

[yeewang]

Так, Thold не впливає на годинник період нормально. але іноді вона впливає на повільний частоти можна виконати.

 

[ee_joe]

[Цитата = yeewang], але іноді вона впливає на повільний частоти можна виконати. [/Quote] Чи можете ви дати мені приклад? заранее спасибо!

 

[anjali]

, Щоб уникнути проведення порушення Th> Tcmin + TCQ якщо FF мають низьку Th але висока TCQ ніж Th, то, щоб уникнути порушення, ми повинні додати деякі комбінаційні затримки з використанням буфера або інвертори. , Що комбінаційна частина буде мати деякі Tcmax (затримка макс гребінця). які будуть впливати на максимальну freequency операційної схеми. тобто Th впливає частота макс CLK. Якщо щось не так, поправте мене.

 

[yeewang]

. _____ ____ -----| DQ |----- гребінь логіки ---- | DQ |---- -----| C | --- | C | | |____| | | _ __ | |--------------- затримки буфера --- | спробувати caculate терміни для цієї найпростішій схемі. Тільки що Tsetup, Thold, Tclk2q, Tdelay і Tcomb різних випадкових чисел. Якщо ви можете зробити це, ви могли б caculate що-небудь ще. Бог, дисплей .... Добре, давайте спробуємо це. Ланцюги, як таке. завжди @ (posedge CLK) q1

 

[Thomson]

[Цитата = kslim] Привіт, я вчуся часовий аналіз, і прийшли на це питання. був би вдячний, якщо ви можете підтвердити мою думку / навчання. спасибі. З Thold Tsetup + Thold. Для кращого розуміння, ви повинні проаналізувати mechansim сигнал переходу D-тригера в якості прикладу. Thosmon