Synplicity / Synopsys contraint екв

[JayJay]

Чи є якісь скриптів з того, щоб конвертувати між Synopsys сценаріїв і скриптів обмеження synplicity обмеження? Крім того, здається, немає прямого способу визначити комбінаційних затримки (тобто set_max_delay) в synplicity. Чи правда це? Чи повинен я використовувати referece до віртуальної годинник? дякує всім, JJ

 

[buzkiller]

Насправді, коли ви встановите глобальної частоти в GUI, це відноситься до всіх годинах (за винятком закритого них), і всі комбінаторних шляхів. З повагою, Buzkiller.

 

[JayJay]

Так що в мене є купа combinitorial шляхи: шлях має 7ns м @ х затримки Шлях В має 5 нс м @ х затримки Шлях C має 3 нс м @ х затримки вказавши це в Synopsys здійснюється за допомогою простих set_max_delay варіант. Без більш стримуючим шляхів і Б. Що таке простий спосіб обмежити ці шляхи в synplicity професіоналом? З повагою, JJ

 

[buzkiller]

Чи є ці шляхи повністю комбінаторної (від входу майданчиком для виведення клавіатурі), або вони від 2 регістрів? З повагою, Buzkiller. [Це повідомлення було відредаговано: buzkiller на 1:07 2002-04-03]

 

[JayJay]

Вони повністю комбінаційний. З повагою, JJ

 

[buzkiller]

Ось цитата з файлу довідки про Synplify 7: Визначення Годинники ... 5.Define внутрішніх тактових частот (години самостійно) з обмеженням define_clock. Застосування обмежень відповідно до джерелом внутрішнього годинника. Джерело: гребінець. Логіка Застосувати define_clock до ... : Net. Переконайтеся, що використовуєте п: префікс СФЕРА інтерфейс. З повагою, Buzkiller. [Це повідомлення було відредаговано: buzkiller на 2:21 2002-04-03]

 

[JayJay]

Намагався визначенні vertual годинник і присвоєння 0 вхідний і вихідний затримки щодо відповідних спеціальних груп. Здається, інструмент тільки один дивиться на годинник і оптимізує його. У цьому випадку vclockSlow. Дивіться нижче обмежень: Обмеження: # # # Годинники define_clock-ім'я {} clk40 періоду 25,000 багатоповерхових 0-осінь 12,500-ClockGroup clk40 define_clock-віртуальної ім'я {} vclockFast періоду 10,000 багатоповерхових 0-5-осінь ClockGroup vclocks define_clock - віртуальної ім'я {} vclockSlow періоду 20,000 багатоповерхових 0-осінь 10-ClockGroup vclocks # # Входи / виходи # # за замовчуванням I / O обмежень define_input_delay за замовчуванням 0,00-посилання vclockSlow: м define_output_delay за замовчуванням 0,00-посилання vclockSlow: м # обмежити REQ / ACK шляху define_input_delay {я *} AckIn 0,00-посилання vclockFast: м define_output_delay {а *} AckIn 0,00-посилання vclockFast: м define_input_delay {я *} ReqIn 0,00-посилання vclockFast: м define_output_delay {а *} ReqIn 0,00-посилання vclockFast : Г я-то тут відсутній? З повагою, JJ

 

[buzkiller]

Я думаю, що можна визначити тільки один віртуальний годинник для дизайну, але не впевнений в цьому. Зміна порядку віртуальні годинник у вашому. Фото SDC, і якщо на цей раз "vclockFast" буде обраний один, то я прав. У всякому разі, чому ви хочете, щоб встановити точне обмежень для цих комбінаторних шляху? Це allrignt до overconstraint ваш синтез тих пір, поки у вас є правильні обмеження для ФАР. З повагою, Buzkiller.