[REQ] Verilog код для двійкових до семи сегментів

[t_tuaki]

хто може дати зразок Verilog коду, які перетворять 4 розрядних двійкового (deciaml є 0-9) для відображення в сім сегменті? Усередині коду потрібно мати скидання і годинник. Я зіткнувся завдання створити годинник і скидання.

 

[aji_vlsi]

[Цитата = t_tuaki], який може дати зразок Verilog коду, які перетворять 4 розрядних двійкового (deciaml є 0-9) для відображення в сім сегменті? Усередині коду потрібно мати скидання і годинник. Я зіткнувся завдання створити годинник і скидання. [/ Цитата] Якщо ви щиро шукаєте для "допомогу" (а не, щоб отримати роботу / домашнє завдання іншими), пост код і пояснити, яку проблему ви зіткнулися. Удачи Ajeetha, CVC www.noveldv.com