MOS низькою або NUL VT порогового напруги для аналогового

[okguy]

Я прочитав багато книг про дизайн CMOS аналоговий, але ... ніхто з них не згадати дизайн з NUL або низького порогового напруги. Отже, чому так багато ливарних пропонуємо це "аналоговий" варіант? Які проекти з використанням цих VT? OkGuy

 

[khouly]

я думаю, що більшість книг CMOS-дизайн, забезпечити зі знаннями для проектування, то й знає, як дизайн, то і можна використовувати будь-які технології Особливості будови до і, як Є багато технологій »18 мікро-, мікро 0,35" і т. д.

 

[gerryhsu]

[Цитата = okguy] Я прочитав багато книг про дизайн CMOS аналоговий, але ... ніхто з них не згадати дизайн з NUL або низького порогового напруги. Отже, чому так багато ливарних пропонуємо це "аналоговий" варіант? Які проекти з використанням цих VT? OkGuy [/ цитата] принцип той самий. Низький рівень VT відбувається в країнах з низькою напругою зв'язку чіп,

 

[goodboy_pl]

шляхом масштабування пристроїв більше і більше, напруга живлення повинні бути розширені занадто тобто зменшилася. в передових процесах, як 0.18u напруга живлення складає всього 1,8 вольт, що робить дизайн anlog / змішаному режимі ckts як Gm і операційних підсилювачів важко, і динамічний діапазон вхідного ckts і комутатори різко знижується, тому цей конкретний пристрої додаються в змішані процеси режим для спрощення низьку напругу. ПРИМІТКА: вони не підходять для цифрового дизайну через дуже високих струмів витоку! КРАЩІ!