Monitering або доступу внутрішній сигнал на вищому рівні

[Mirzaaur]

Привіт всім,

Будь ласка, повідомте мені про мою проблему: --

Я моделювання верхнього рівня (VHDL), необхідно MONITER внутрішній сигнал компонента.У своєму стенді Я хочу для створення тестового сигналу на підставі значення цього сигналу, що я повинен робити?

Я використовую Aldec 7.

Один із способів полягає в присвоєнні (тест) порту, що сигнал, а потім MONITER, що порт, але це може викликати плутанину в дизайні.

Спасибо заранее,

Мірза

 

[aji_vlsi]

Mirzaaur пише:

Привіт всім,Будь ласка, повідомте мені про мою проблему: --Я моделювання верхнього рівня (VHDL), необхідно MONITER внутрішній сигнал компонента.
У своєму стенді Я хочу для створення тестового сигналу на підставі значення цього сигналу, що я повинен робити?Я використовую Aldec 7.Один із способів полягає в присвоєнні (тест) порту, що сигнал, а потім MONITER, що порт, але це може викликати плутанину в дизайні.Спасибо заранее,Мірза