R
rsrinivas
Guest
Привіт усім
Я розробив фільтр в MATLAB в fdatool, отримали Verilog код і він працює прекрасно.
Тепер необхідно мати банківський фільтрів (16), використовуючи цю одну filter.i розробили просту архітектуру з коефіцієнтами в ROM і фільтр нутрощі в DPRAM, адреса генератора, FIFO скидати фільтру і виходи controller.ie прості серійні архітектури.
Для кожного фільтра для відбору проб вхідних коефіцієнтів зчитуються і обробляються і зв'язку з фільтром нутрощі зберігаються в dpram.repeated 16 разів
R, що розуміння, наведені в цій конструкції.
Чи буде ця ідея запрацювала.
будь-які пропозиції високу оцінку.
Я розробив фільтр в MATLAB в fdatool, отримали Verilog код і він працює прекрасно.
Тепер необхідно мати банківський фільтрів (16), використовуючи цю одну filter.i розробили просту архітектуру з коефіцієнтами в ROM і фільтр нутрощі в DPRAM, адреса генератора, FIFO скидати фільтру і виходи controller.ie прості серійні архітектури.
Для кожного фільтра для відбору проб вхідних коефіцієнтів зчитуються і обробляються і зв'язку з фільтром нутрощі зберігаються в dpram.repeated 16 разів
R, що розуміння, наведені в цій конструкції.
Чи буде ця ідея запрацювала.
будь-які пропозиції високу оцінку.