MATLAB на VHDL

Інструмент acceldsp використовувати надані Xilinx.якої і треба купувати окремо.

 
ragabs пише:

Дорогі друзі!Чи є програма для конвертації автоматично з MATLAB файлів (М-файл) в VHDL файл (VHD).Thanx за допомогою
 
Щонайменше три інструменти існують для поточного часу, який може зв'язати Matlab моделей і HDL здійснення.Ці Xilinx System Generator (це було описано вище), Altera DSP Builde (altera.com) і Simulink HDL Coder (він включений ІІН останньої версії Matlab).Всього з них підтримують М-функції з обмеженими можливостями.

 
Привіт

Перевірте прикріпленого файлу

Салам
Хоссам Alzomor
WWW (.) І. Г. (.) Org
Вибачте, але Ви повинні увійти для перегляду цієї прихильності

 
Ніколи!
Сфера VHDL є в електронно-цифрових але файли MATLAB м heve дуже великий використання практично в будь-якій області science.So неможливо перетворити форми М файла VHDL.Toolbax to simulation VHDL code form MATLAB.

Але є об'єкти Simulink для генерації VHDL код для деяких application.In Крім того, Ви можете використати посилання для ModelsimŽ
Toolbax для моделювання VHDL коду форми MATLAB.
Також MATLAB і Simulink є обладнання для проектування FPGA.

 
Її можна конвертувати MATLAB код Verilog або VHDL.
Фактично ви можете проектувати системи безпосередньо з Matlab.Для цього вам потрібно використовувати інструменти, як система генератор для DSP або AccelDSP від Xilinx.Система генератор працює з Simulink.
Її також можна використовувати HDL конструкцій з MatLab.Thats теж робиться через System Generator & Simulink.
Xilinx фактично увазі ці інструменти для реалізацій ЦГЗ.

Спробуйте це посилання

http://www.xilinx.com/products/design_resources/design_tool/index.htmhttp://www.xilinx.com/ise/optional_prod/system_generator.htmhttp://www.xilinx.com/ise/dsp_design_prod/acceldsp/index.htm
 
Див Tyder (www.tyder.com)

Їх програмне забезпечення генерує VHDL для фільтрів, БПФ т.д. ...

ONEoverT цифровий фільтр Дизайнер і Tyd Код IP-генератор
Це дуже недорогий і дуже хороший.

Боб

 
ragabs,

Я особисто намагався Запуск дизайн в VHDL допомогою ModalSim v5.x і тестування з моєї конструкції Matlab на (1) проект, обробки зображень і (2) аудіо-обробки проекту в минулому.

Я не думаю, що є ще перетворення інструменту з Matlab в VHDL, які доступні на ринку.Але я думаю, там можуть бути деякі внутрішні інструменти в деяких компаніях, що робить це.

Я чув про шлях від старих друзів в галузі ASIC.Що вони робили, було насправді зміни Мова Із заявами у вашому. Файлі C і здійснювати їх у процес в заяві. VHD для підтримки послідовного характеру, якщо ви не хочете Деякі одночасних заявах, які насправді не відбувається в С.Додаткова точка зору
============

Я бачу упереджений вирок щодо VHDL.Це не дуже етичні зробити, особливо в інженерній практиці.

Перш за все, VHDL і Verilog працює з деякими рівнями абстракції загалом, хоча VHDL цілі більше рівня абстракції системи і Verilog більше рівня абстракції ланцюга.

Я повинен підкреслити той факт, що обидва VHDL і Verilog виникла з США, хоча США, як видається, вважає за краще додання Verilog той час як Європа віддає перевагу VHDL.

Взяти до відома, що Електронні ланцюги й системи суспільство має своєї основної починає змінюватися стороні від Verilog на VHDL в останні роки є те Verilog дуже відокремлена від підтримки на високому рівні, оскільки архітектура системи зміщується Вихідні високий і низький.

Я бачив також IEEE членів, які є Hardcore Verilog, в основному зі США, щоб пом'якшити початок в останні роки, коли VHDL бачить значення з подіями зроблено в Європі та Азії, Далекого Сходу, особливо коли мова йде про розвиток EDA CAD інструменти , засоби моделювання, синтезу інструментів, на мові високого рівня capatibility т.д. VHDL є, мабуть, тільки HDL ми споживаємо або знає, що може скоротити розрив між низьким рівнем і схеми Мови високого рівня.

Тому я думаю, цей час не приносити в особистий вирок щодо VHDL, незважаючи на це довга американська традиція куди мені йти.Я завжди чув думки дискримінація, коли мої друзі і я їжджу на конференції в США.Я знаю, Схоже, що американці не люблять VHDL дуже багато.

Ну ...Обидва VHDL і Verilog є Мови, щоб допомогти нам вирішити проблеми в техніці, а не то нам сперечатися.Така моя думка відстоювати етичні інженерна практика.

Одна річ, щоб записки.Це встановлений факт, що VHDL складніше, ніж освоїти Verilog, грунтується на статистичних даних, досягнутий в області інженерної освіти.Багато академічні професори також сказав мені, що студенти навчаються краще, ніж Verilog VHDL.Так що не скаржаться на VHDL, коли ви не можете посісти її.Якщо так багато інженерів може обробляти VHDL, чому не можеш?Вам просто потрібно більше часу, щоб дізнатися про це добре.Чи не звинувачую його.

 
Для C-> VHDL можна перевірити http://mesl.ucsd.edu/spark/

 
Ну а цей інструмент буде працювати тільки для перекодування і в контексті виконання вона не може бути ніякої користі, оскільки основний Ideolgy за VHDL або VERILOG НЕ кодування логіка, але логіка дизайн, потік даних, затримки і т.д., а якщо хтось вважає, що все це в MATLAB теж після цього може бути перехід буде допомагати, але чому, чи знайде зробити все це у своєму коді Matlab ..............

Regards --

 
Здрастуйте, дорогі друзі, я в студентському проекті будівництва утиліта конвертації виконувати перетворення коду з MATLAB в VHDL.До цих пір я зрозумів, щоб зробити
с. леїв в. RTW реальної час семінару, а потім с. RTW в код C компілятором мови перекладу за допомогою. TLC файлів.

Але я не знаю, чому код C не компілюються і виконуються команди 'mbuild.Будь-яке припущення про те, як запустити коду С в MATLAB.

Які перетворення утиліта доступна на даний момент цей проект?Ніякої згадки вони це роблять!Будь ласка, не передати дисертації PDF і всі ті теоретичні речі.Мені потрібний практичний вихід.

Всі блоки в MATLAB, конвертованих в VHDL?Я так не думаю.Що ви думаєте?

Будь ласка, зверніться мене, якщо будь-яка С до VHDL утиліта конвертації вам відомі.

Bye Bye.Я буду вдячний отримати будь-яку цінну інформацію або пропозиції від Вас.

 
Я думаю, що існує деяка плутанина між людьми.
робота в Verilog та VHDL є дуже різні, і ключовим є методологія проектування апаратної яка вимагає великої майстерності дизайн моделей і цифрової логіки і кожного потоку даних і регістра є дорогим.
Regards --

 
він не підходить для апаратних розробок з використанням інструментів для MATLAB на VHDL.
хоча є деякі інструменти, щоб зробити це.
Hardware Design в корені відрізняється від арифметичної досліджень.

 
VHDL не була задумана як тільки електронна мова опису апаратних засобів, доказ, що навіть не основні поняття Register .. основному використовується наших днів як в якості мови опису апаратних засобів. VHDL була призначена для спільної мови моделювання мети. . Це Можливе моделювати всі види систем. механічним, пневматичним .. але сьогодні в основному використовується в електронній апаратури ..але вона не була задумана безпосередньо зробити саме це.
Остання редакція eltonjohn Авг 02 2005 17:02; редагувалось 1 раз в цілому

 
Я думаю, що Dont MATLAB для перетворення VHDL є корисним, так як дизайн methodolgy з VHDL є дуже жорстким і паралельно.
Matlab призначена для тестування і моделювання в той час як VHDL є О. апаратних описовий мову, і це також залежить, як конкретно буде виглядати ваш синтезатора VHDL коду.

-З найкращими побажаннями

 
Неможливо?Що про цей товар: http://www.accelchip.com/?
Я не пробував хоча, але я дуже зацікавлений.У кого-небудь отримати більш детальну інформацію з цього питання?

 
Ви також Xilinx система Generator.Випробування алгоритмів в Matlab потім
їх здійснення, в Xilinx FPGA.Я не знаю, якщо проміжних файлів HDL або EDIF.

 
ОК ..Коктейль PLEASE ..MATLAB є дуже простий послідовності МОВУ І VHDL є складним (строго типізованих) паралельного мови. Тому все, що конвертер від однієї до іншої повинен вирішення цієї аспектів, з тим у дійсності не є конвертером або письмових перекладачів, а синтез ІНСТРУМЕНТ ..Виявляється, що ACCELCHIP це продукт, який з'явився як компілятор MATLAB в університеті.
АЛЕ НЕ як магія, як може здатися. Пояснюється тим, що MATLAB продукт спирається ЛОТ Про бібліотечну справу написано в MATLAB мову, але на С для ради швидкості. Тому немає навіть MATLAB КОД AVALAIBLE. На прикладі ФТТ () функцію.SO Як перетворити VHDL те, що не написав навіть в MATLAB.ДОБРЕ ЦЕ ЛИШЕ ВИКОНАННЯ еквівалент в ACCELCHIP як бібліотеки. Але. ЯК здійснити всі величезна кількість ФУНКЦІЇ MATLAB ... Ну це займе роки
Так що якщо ви підіть, подивіться ACCELCHIP бібліотеки (ПРОДАНО індивідуально ПАРТІЙ $ $ $). Ви побачите все, що може бути зроблено з MATLAB Langauge ПОКИ

CHEERS

 
R

ragabs

Guest
Дорогі друзі!

Чи є програма для конвертації автоматично з MATLAB файлів (М-файл) в VHDL файл (VHD).

Thanx за допомогою

 
це неможливо.У MATLAB7 можна здійснювати фільтри на VHDL тільки.і ви можете перевірити свої конструкції на VHDL в MATLAB з зовнішній інструмент (ModelSim або Aldec)

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top