B
Bartart
Guest
Привіт друзі!
У мене є проблеми з використанням Xilinx ISE і verilog файлів, після synthese Я не можу побачити в ієрархії floorplaner.Я перевірити і зніміть прапорець "Зберегти ієрархії" в synthese меню, але жодних змін.
Дивно, що у мене немає будь-яких проблем, якщо я використовую VHDL-коду.Є ідеї?Завдяки Барт
У мене є проблеми з використанням Xilinx ISE і verilog файлів, після synthese Я не можу побачити в ієрархії floorplaner.Я перевірити і зніміть прапорець "Зберегти ієрархії" в synthese меню, але жодних змін.
Дивно, що у мене немає будь-яких проблем, якщо я використовую VHDL-коду.Є ідеї?Завдяки Барт