HDLmaker (для ASIC, FPGA, Verilog, VHDL)

[jimjim2k]

Привіт

HDLmaker (для ASIC, FPGA, Verilog, VHDL)
HDLmaker це інструмент для генерації Verilog та VHDL конструкцій.HDLmaker спрощує розробку складних FPGA конструкцій, а також PC плати шляхом виконання наступних завдань:Пише ієрархічної Verilog та VHDL код
Створює retargetable майданчик кільця IO
Генерує всі необхідні сценарії і створити файли
Підтримка проектів mulitlanguage
Перетворює PCB чистої списків у VHDL і Verilog
Створює SCALD і PADS борту netlists PCB
Створює Схеми в форматі Postscript
Конструкції портативних між сім'ями FPGA та CAE інструменти
Спрощення повторного використання HDL код
Перетворює HDLmaker, Verilog та VHDL файли в повній мірі пов'язані гіпер HTML

Дизайнер пише клітинах листя і визначає шпильки, HDLmaker робить все інше.1.ч ** P: / / www.polybus.com/hdlmaker/

* -> Т

Tnx