S
Sink0
Guest
Привіт, мені потрібно створити M-LVDS nwtwork працює на 50-100 Мбіт / с. Як я не міг знайти ніяких драйверів, які можуть бути розміщені для запуску, що multdrop мережі (будь-який протокол і DataLink розроблений з малим і розмір змінної пакета (Max 256 байт) підійде) я розробив один безпосередньо на FPGA. На на ЦС / DSP сторони є 8 / 16 біт паралельний інтерфейс і в M-LVDS годин відновлюється з передискретизаціею даних (з використанням злети і падіння краю і другий годинник з фази 90 градусів, як описано в цьому паперу:. http://www.date-conference.com/proceedings/PAPERS/2010/DATE10/PDFFILES/IP2_04.PDF fisrt питання: чи можлива реалізація таких передискретизації на CPLD? Чи CPLDs отримав будь-який PLL або щось подібне Другий:??? Як ви думаєте, CPLDs збираєтеся залишатися на ринку протягом тривалого часу Або вони збираються зникати і там буде тільки ПЛІС Третє: Це пристрій повинен отримав реальні малою площею основи. найкраще, що я знайшов EP1C3 "Альтера, але будь-який знає, як довго це займе, поки цей пристрій припинено? Будь sugestion використання CPLD або FPGA для цього проекту, або sugestions будь-якого малого fottprint (не BGA) ПЛІС "Альтера або Xilinx (я отримав завантажити кабель як і не хочу, щоб отримати новий). Спасибі!