DNL і INL час моделювання

[pseudockb]

Привіт, я намагався отримати DNL і INL для моєї 12-бітний SAR АЦП.Проблема в тому, що кожен зразок Abt займає 2 години часу моделювання.Чи означає це, я повинен витрачати 8000 годин моделювання, щоб отримати DNL і INL нанесені?Звучить абсурдно для мене.Можу я дізнатися, я роблю це правильний шлях і, що є звичайною практикою для імітації DNL і INL для АЦП?Спасибо

 

[sankudey]

Привіт,
Я і в цій області, і дав багато thouhgt до нього.Але не міг знайти найкращий шлях.Theoritically, якщо можна модель всієї схеми в Verilog-або, в деяких речах образу які їли мірою може піклуватися питання, пов'язані з INL / DNL, ви можете піти з моделлю.Але я виявив, що це дуже навчили робити від правильного моделювання, принаймні на весь АЦП із зазначеною лінійного / нелінійного / Clock Driven блоків.

1.
Ви можете зробити одну річ.Ви могли б дати деякі кроки входу, тобто; Stare справи.Значення можуть охоплювати всієї commonmode діапазону, але не всі дії.Таким чином ви будете отримувати максимальну швидкість передачі даних та інше; ці вважаються зниклими без вісті можуть бути інтерполювати.Але це зовсім не правильний метод.Просто методи, щоб отримати уявлення про загальної картини.

2.
Я не знаю, який тренажера Ви працюєте з.З моєї Experiance, що я отримав те, що при роботі з аналогової та цифрової частини моделюються в аналоговому Simulator (для мене Cadence), вона займає час багато чого багато чого.Велику частину займають цифрові клітин.Якщо Ви достатньо впевнені, що Ваш цифровий частини досить тонкий і не чутливі до годинника джіттера, годинники краю і т.д. (тобто фактична швидкість роботи системи значно менше, ніж окремі ворота або FF швидкістю і можуть бути використані розкуто), тоді ви можете зробити наступне.
-> Ви замініть ваш цифрової частин ідеальних компонентів з аналогового LIB / ahdl т.д. Це заощадить ваш час моделювання.

Я хочу додати один момент.Ви повинні дуже ретельно перевірити, перш ніж приймати будь-які інші.Те, що я сказав те, що я думаю.Жоден з них в даний час folloed від мене, як я ще не заповнили весь АЦП.Я б навіть просити, якщо зробити деякі речі ефективною, ви поставте його на інші бідні хлопці, як ми.

Б-г удачі ..
sankudey

 

[Mline7]

Ви можете модель ЦАП Ви використовуєте в Mathlab, а просто додати невідповідності в Mathlab.Таким чином, ви зможете дізнатися, лінійність вашого DAC, яка повинна бути дуже близька до вашої SAR АЦП.Mathlab modelization буде набагато швидше, ніж Spice One.

Є також безліч способів оцінити ваші INL / DNL як функції ви пристроями невідповідність:

Приклад: для N розрядний ЦАП резистор String
DNL = R / R
INL = 2 ^ (N-1) R / R

Таким чином, ви просто повинні розміри пристрою в залежності від бажаного лінійності.

 

[pseudockb]

Спасибі всім вам за цю пропозицію.Може хто-небудь прохання повідомити мені кілька матеріалів про те, як імітувати масив конденсаторів ЦАП в Simulink?Я не знаю, як реалізувати перемикання algorithmn в Simulink.Спасибо.