DFT помилку

[gaom9]

Привіт, я намагаюся використовувати DFT компілятори включити перевірку ланцюга для проектування, але Є деякі помилки, і я не можу
з'ясувати причину.
У цій конструкції, Існують дві години, і я хочу, щоб додати 6 сканування мережі в ньому.
Помилки вказані нижче.

Довідка: Починаючи тест дизайн правила перевірки.(ТЕСТ-222)
Завантажується протокол випробувань
... Основні перевірки ...
... Основні послідовні комірки перевірки ...
... Перевірка вектора правил ...
Помилка: незаконні
зв'язку ( "Процедура" multiclock_capture "відсутня дизайну годин" data_source "в години параметрами).(V8-1)
Помилка: незаконні
зв'язку ( "Процедура" allclock_capture "відсутня дизайну годин" data_source "в години параметрами).(V8-2)
Помилка: незаконні
зв'язку ( "Процедура" allclock_launch "відсутня дизайну годин" data_source "в години параметрами).(V8-3)
Помилка: незаконні
зв'язку ( "Процедура" allclock_launch_capture "відсутня дизайну годин" data_source "в години параметрами).(V8-4)
Помилка: miscounted предмети (години група має 3 значення замість 4, в процедурі "multiclock_capture").(V10-1)
Помилка: miscounted предмети (години група має 3 значення замість 4, в процедурі "allclock_capture").(V10-2)
Помилка: miscounted предмети (години група має 3 значення замість 4, в процедурі "allclock_launch").(V10-3)
Помилка: miscounted предмети (години група має 3 значення замість 4, в процедурі "allclock_launch_capture").(V10-4)
Помилка: Не вдалося виконати дизайн правила перевірки.(ТЕСТ-1311)
0

Скрипти для DFT показано нижче.
Чи є там які-небудь помилки, будь ласка?# Задати випробування компонентів в процесі підготовки до creat_test_protocol
read_file-карти формату DDC / compile_top.ddc

create_port-напрямок "в" () Скидання TEST_MODE

set_dft_signal видом existing_dft типу ScanClock-термінів 4.5 (5.5)-порт CLK
set_dft_signal видом existing_dft типу ScanClock-часу () 4.5 5.5-порт wb_clk_lower
set_dft_signal видом existing_dft типу Скидання активного 0-порт Скинути
set_dft_signal видом existing_dft типу Констант-активних 1-порт TEST_MODE

set_scan_configuration-clock_mixing mix_clocks

set_scan_configuration стилі multiplexed_flip_flop

set_scan_configuration-chain_count 6

# З вищесказаного spectifications, створити протокол випробування

create_test_protocol

# Перевірити тест-протокол

dft_drc

# Виписувати протокол випробування

write_test_protocol-виводу повідомлень / protocol.spf

compile_ultra-num_cpus 4-скан

# Автоісправленіе

# Встановити сигнал для використання
set_dft_configuration-fix_clock дозволити-fix_reset дозволити-fix_set дозволити
set_dft_signal типу TestMode-порт TEST_MODE
set_dft_signal типу TestData-порт CLK
set_dft_signal типу TestData-порт wb_clk_lower
set_dft_signal типу TestData порту Скинути

# Встановити тип Автоісправленіе
set_autofix_configuration типу Clock-test_data CLK-control_signal TEST_MODE
set_autofix_configuration типу Clock-test_data wb_clk_lower-control_signal TEST_MODE
set_autofix_configuration типу установки test_data Скидання-control_signal TEST_MODE
set_autofix_configuration типу скидання-test_data Скидання-control_signal TEST_MODE

preview_dft
insert_dft
dft_drc
report_scan_path ланцюга всіх

# Finnal роботи

change_names правила verilog-ієрархії

# Перевірити результат
report_dft>
Звіти / осаду
report_scan_configuration>
Звіти / scan_config
report_dft_signal видом existing_dft>
Звіти / dft_signals
report_scan_path видом existing_dft ланцюга усі> звіти / scan_chains
report_scan_path видом existing_dft клітин усі> звіти / scan_cells

# Боку Off
встановити test_stil_netlist_format verilog
Списання F verilog-Н-О карті / top.v
write_test_protocol-O картки / top_SCAN.spf

# Зберегти дизайн
запису формату DDC-ієрархії-виводу картки / top.ddcСпасибо!
З повагою!

 

[jaydip]

Чому ви додасте це в скрипті??set_dft_signal типу TestData-порт CLK
set_dft_signal типу TestData-порт wb_clk_lower
set_dft_signal типу TestData порту СкинутиІ скидає годинник є Testdata сигналів у ваш дизайн или как??Додано через 1 годину 55 хвилин:воно повинно бути

типу ScanClock
типу Скинути

 

[sunilbudumuru]

використовувати
create_test_protocol-infer_clock
-capture_procedure multi_clock

multi_clock буде створювати файл протоколу, який використовує спільні захоплення процедур для всіх захоплення годин.

ASIC-dft.comДодано через 3 години 25 хвилин:Привіт jaydip,

Для деяких випробувальних сигналів, нам потрібно додати "set_dft_signal типу TestData порту Reset", а.Таким чином VR інформування інструмент, що ці сигнали можуть бути використані для автоматичного виправлення.

ASIC-dft.com

 

[gaom9]

Привіт sunilbudumuru
Дякуємо вам за вашу відповідь.
Я спробував що команда.
create_test_protocol-infer_clock-capture_procedure multi_clock

Помилки вище, були вирішені.Але інша помилка вийшла.

dc_shell> dft_drc-coverage_estimate
У режимі: Internal_scan ...
Дизайн має сканування мережі в цьому режимі
Дизайн сканування маршрутізіруются
Послесессіонная ДРК дозволило DFT

Довідка: Починаючи тест дизайн правила перевірки.(ТЕСТ-222)
Завантажується протокол випробувань
... Основні перевірки ...
... Основні послідовні комірки перевірки ...
... Перевірка вектора правил ...
Помилка: незаконні
зв'язку (measure_sco має бути останнім подією у процедурі "Shift").(V8-1)
Помилка: Не вдалося виконати дизайн правила перевірки.(ТЕСТ-1311)
0
dc_shell>

Я знайшов user_guide, але немає яких-небудь повідомлень про measure_sco, що я повинен зробити, щоб вирішити цю помилку,
будь ласка?

Спасибо!
З повагою!Привіт jaydip,
У визначаються вище права я думаю, і вони такі ж, як user_guide зразка.

Спасибо за ваше повідомлення.

 

[HolySaint]

set_dft_signal видом existing_dft типу Скидання порту Скинути
Спробуйте це
Я думаю, U використання скидання порт як порт даних

 

[gaom9]

Привіт, HolySaint
Дякуємо вам за вашу відповідь.В скрипті вище, я додав команди, як:
set_dft_signal видом existing_dft типу Скидання активного 0-порт Скинути
sunilbudumuru і як сказав вище, я визначити Скидання порту як TestData використанням Автоісправленіе.Я побачив це визначення в DFT компілятор керівництві.
Существует ли какое-либо справу з цим визначити,
будь ласка?

Спасибо!
З повагою!

 

[HolySaint]

gaom9 писав:

Привіт, HolySaint

Дякуємо вам за вашу відповідь.
В скрипті вище, я додав команди, як:

set_dft_signal видом existing_dft типу Скидання активного 0-порт Скинути

sunilbudumuru і як сказав вище, я визначити Скидання порту як TestData використанням Автоісправленіе.
Я побачив це визначення в DFT компілятор керівництві.

Существует ли какое-либо справу з цим визначити, будь ласка?Спасибо!

З повагою!

 

[sunilbudumuru]

Привіт, друзі,

U доведеться згадати DFT сигналів (обов'язковий).
Для Автоісправленіе, згадується "testdata" сигналів.Так що цей інструмент буде розглядати дані випробувань сигнали для автоматичної фіксації.

ASIC-dft.com

 

[gaom9]

Привіт, sunilbudumuru

Чи знаєте ви, чому новий помилку вище вийшло?Чи є які-небудь помилку в моєму скрипті параметр?

Спасибо.
З повагою!

 

[sunilbudumuru]

Привіт, друзі,

Використовуйте наступні випробування строків установки, перш ніж протокол.

test_default_delay = 0
test_default_bidir_delay = 0
test_default_strobe = 4
test_default_period = 10
test_stil_multiclock_capture_procedures =
TRUE
Прохання.upadte, якщо він працює чи ні.

ASIC-dft.com
Суніл budumuru

 

[HolySaint]

Я зробив це успішно ур скрипт для виправлення test_clk

тому я думаю, що у безлічі право.

Як щодо того, що додавання sunilbudumuru сказав

Я додав,

 

[gaom9]

Привіт, sunilbudumuru
Я спробував ваші поради.Але деякі помилки ще вийшло ...

Довідка: Починаючи тест дизайн правила перевірки.(ТЕСТ-222)
Завантажується протокол випробувань
... Основні перевірки ...
... Основні послідовні комірки перевірки ...
... Перевірка вектора правил ...
Помилка: незаконні
зв'язку ( "Процедура" multiclock_capture "відсутня дизайну годин" data_source "в години параметрами).(V8-1)
Помилка: незаконні
зв'язку ( "Процедура" allclock_capture "відсутня дизайну годин" data_source "в години параметрами).(V8-2)
Помилка: незаконні
зв'язку ( "Процедура" allclock_launch "відсутня дизайну годин" data_source "в години параметрами).(V8-3)
Помилка: незаконні
зв'язку ( "Процедура" allclock_launch_capture "відсутня дизайну годин" data_source "в години параметрами).(V8-4)
Помилка: незаконні
зв'язку (measure_sco має бути останнім подією у процедурі "Shift").(V8-5)
Помилка: miscounted предмети (години група має 4 значення, замість 5, в порядку "multiclock_capture").(V10-1)
Помилка: miscounted предмети (години група має 4 значення, замість 5, в порядку "allclock_capture").(V10-2)
Помилка: miscounted предмети (години група має 4 значення, замість 5, в порядку "allclock_launch").(V10-3)
Помилка: miscounted предмети (години група має 4 значення, замість 5, в порядку "allclock_launch_capture").(V10-4)
Помилка: Не вдалося виконати дизайн правила перевірки.(ТЕСТ-1311)Спасибо!
З повагою

 

[sunilbudumuru]

Добре ...

1.Видалити "test_stil_multiclock_capture_procedures = TRUE" в наступному.

test_default_delay = 0
test_default_bidir_delay = 0
test_default_strobe = 4
test_default_period = 10
test_stil_multiclock_capture_procedures =
TRUE2.Крім того, замінити "set_scan_configration" в наступній редакції:
set_scan_configration-chain_count 6 \
-add_lockup вірно \
-internal_clocks багаторічних \
-clock_mixing mix_clocks \
стиль multiplexed_flip_flop

Як УР, використовуючи кілька годин, і ми змішування годинник має сенс додати lockups.Просто спробуйте замінити ваше set_scan_configration "з вище перемикання.

3.Прохання.спробуйте задати наступні змінні на початку скрипту
"Встановити test_fix_bus істинного"

І оновити результати.

ASIC-dft.com

 

[gaom9]

Я шкодую, це займає кілька годин, щоб закінчити роботу.
Ця помилка, як і раніше, існує ...

========================================
Тестовий режим: Internal_scan
Вигляд: Існуючі DFT
========================================

========================================
Як зазначено КОРИСТУВАЧ
================================================================================
С. побудований insert_dft
========================================

Scan_path Льон ScanDataIn ScanDataOut ScanEnable MasterClock SlaveClock
----------- ----- ----------- ----------- ----------- -- ---------- -----------
I 1 11501 test_si1 flash_a [20] test_se jtag_tck --
- CLK --
I 2 11500 test_si2 test_so2 test_se CLK --
I 3 11500 test_si3 test_so3 test_se CLK --
I 4 11500 test_si4 test_so4 test_se CLK --
I 5 11500 test_si5 test_so5 test_se CLK --
I 6 11500 test_si6 test_so6 test_se CLK --
- Jtag_tck --
- Wb_clk_lower --

У режимі: Internal_scan ...

Дизайн має сканування мережі в цьому режимі
Дизайн сканування маршрутізіруются
Послесессіонная ДРК дозволило DFT

Довідка: Починаючи тест дизайн правила перевірки.(ТЕСТ-222)

Завантажується протокол випробувань
... Основні перевірки ...
... Основні послідовні комірки перевірки ...
... Перевірка вектора правил ...
Помилка: незаконні
зв'язку ( "Процедура" multiclock_capture "відсутня дизайну годин" data_source "в години параметрами).(V8-1)
Помилка: незаконні
зв'язку ( "Процедура" allclock_capture "відсутня дизайну годин" data_source "в години параметрами).(V8-2)
Помилка: незаконні
зв'язку ( "Процедура" allclock_launch "відсутня дизайну годин" data_source "в години параметрами).(V8-3)
Помилка: незаконні
зв'язку ( "Процедура" allclock_launch_capture "відсутня дизайну годин" data_source "в години параметрами).(V8-4)
Помилка: незаконні
зв'язку (measure_sco має бути останнім подією у процедурі "Shift").(V8-5)
Помилка: miscounted предмети (години група має 4 значення, замість 5, в порядку "multiclock_capture").(V10-1)
Помилка: miscounted предмети (години група має 4 значення, замість 5, в порядку "allclock_capture").(V10-2)
Помилка: miscounted предмети (години група має 4 значення, замість 5, в порядку "allclock_launch").(V10-3)
Помилка: miscounted предмети (години група має 4 значення, замість 5, в порядку "allclock_launch_capture").(V10-4)
Помилка: Не вдалося виконати дизайн правила перевірки.(ТЕСТ-1311)

 

[sunilbudumuru]

по можливості, могли б ви надати весь свій сценарій для моєї поштою ID?

sunilbudumuru (AT) gmail.com

Я пропоную, крок за кроком процедури для розгляду даного питання.Такого роду проблеми можуть бути легко.Маленька помилка може мати велике значення.

До цього ви можете спробувати цей потік.

Прохання анс наступне.

Чи є це випробування готового дизайну?

Суніл BudumuruДодано через 3 години 38 хвилин:Дорогі друзі,

U можете спробувати наступне потоку.read_file-карти формату DDC / compile_top.ddc

Current_design XXXXXX
Посилання
compile_ultra-num_cpus 4-скан

create_port-напрямок "в" () Скидання TEST_MODE

Current_design XXXXXX
Посилання
change_names правил verilog-багатослівні-ієрархії
Списання F verilog-Н-О карті / scan_replaced.v

# DFT змінної декларації
встановити test_default_period 10
встановити test_default_bidir_delay 0
встановити test_default_delay 0
встановити test_default_min_fault_coverage 98
встановити test_default_scan_style "multiplexed_flip_flop"
встановити test_default_strobe 4
test_stil_multiclock_capture_procedures =
TRUE
set_scan_configuration-chain_count 6 \
-add_lockup вірно \
-internal_clocks багаторічних \
-clock_mixing mix_clocks \
стиль multiplexed_flip_flop

############## Сканування шлях #############

set_dft_signal перегляд специфікації \
-hookup_pin [get_pins p0in_pad/DI] \
порт [get_ports Pin_PAD] \
-hookup_sense non_inverted \
типу ScanDataIn

set_dft_signal перегляд специфікації \
-hookup_pin [get_pins p0out_pad/DO] \
-порт Pout_PAD \
-hookup_sense non_inverted \
типу ScanDataOut

set_scan_path chain0 перегляд специфікації \
-scan_data_in [get_ports Pin_PAD] \
-scan_data_out [get_ports Pout_PAD]set_dft_signal видом existing_dft типу ScanClock-термінів 4.5 (5.5)-порт CLK
set_dft_signal видом existing_dft типу ScanClock-часу () 4.5 5.5-порт wb_clk_lower
set_dft_signal видом existing_dft типу Скидання активного 0-порт Скинути
set_dft_signal видом existing_dft типу Констант-активних 1-порт TEST_MODE

set_dft_signal видом existing_dft \
порт [get_ports [список TEST_MODE]] \
-hookup_sense non_inverted \
типу TestMode \
active_state-1
set_dft_signal перегляд специфікації \
порт [get_ports [список TEST_MODE]] \
-hookup_sense non_inverted \
типу TestMode \
active_state-1# Автоісправленіе

# Встановити сигнал для використання
set_dft_signal типу TestMode-порт TEST_MODE
set_dft_signal типу TestData-порт CLK
set_dft_signal типу TestData-порт wb_clk_lower
set_dft_signal типу TestData порту Скинутиset_dft_configuration \
-fix_bidirectional відключити \
сканування дозволило \
-fix_clock дозволити \
-fix_set дозволити \
-fix_reset дозволити

set_autofix_configuration типу годинник \
-include_elements [get_object_name [all_registers]] \
метод MUX \
-control_signal TEST_MODE \
-test_data wb_clk_lower

set_autofix_configuration типу годинник \
-include_elements [get_object_name [all_registers]] \
метод MUX \
-control_signal TEST_MODE \
-test_data CLK

set_autofix_configuration типу скидання \
метод MUX \
-control_signal TEST_MODE \
-test_data Скинути

set_autofix_configuration типу набір \
метод MUX \
-control_signal TEST_MODE \
-test_data Скинути######## Випробувань Протокол створення ######################
create_test_protocol-infer_clock-capture_procedure multi_clock

write_test_protocol з protocol.spf

dft_drc-pre_dft-багатослівні>
Звіти / dftdrc_prescan.rpt

################ Прослухати осаду ###########################
preview_dft-test_points усі> звіти / preview_dft_tp.rpt
preview_dft-шоу усі> звіти / preview_dft_all.rpt

################ Stritch Перевіряти Ячейки #################
insert_dft

# Postscan ДРК
dft_drc-багатослівні>
Звіти / dft_drc_postscan.rpt

# Висновок netlist
change_names правил verilog-багатослівні-ієрархії
Списання F verilog-ч-про вихід / top_postscan.vs

write_scan_def-O vpc_top.def

# Освітлення
estimate_test_coverage-проба 99> повідомлень / dft_coverage.rpt

PLS оновити результати.
ASIC-dft.comДодано через 3 хвилини:ур раз зробили з вищевикладеним перспективі з наступного моменту, ви можете використовувати "scan_replaced.v"
щоб уникнути вашої компіляції.

Просто прочитайте сканування замінити netlsit і робити Р Д
І на цьому.

 

[HolySaint]

У якщо хочете перевірити сценарій права чи ні, ви можете використовувати невелику дизайн

вона займає небагато часу, і ви можете бачити rslt швидко

якщо потік право, може бути, є помилка в УРЕ netlist, що в наступного дюйм.

сподіваюся, що це корисно

 

[gaom9]

Привіт, sunilbudumuru

Спасибо.Гарна новина!Я закінчив одну годинник DFT синтезу та coverage_estimate результат, як слідувати.

Тепер я намагаюся багаторічних годинник DFT синтезу.

Надія знову гарні новини.

З повагою!

Uncollapsed Завісаніе Помилка Короткий звіт
-----------------------------------------------
вина класу код # розломів
------------------------------ ---- ---------
Виявлено DT 1756859
Можливо, виявлені PT 0
Необнаружіваемие UD 128179
ATPG untestable АС 293
Не виявлено ND 463
-----------------------------------------------
Всього розломи 1885794
Випробування покриття 99,96%
-----------------------------------------------
Інформація: Випробування покриття вище, можуть бути нижчою
в порівнянні з реальним випробуванням охоплення замовний
протокол випробувань та моделювання бібліотеки.
1Додано після 11 хвилин:Гарна новина знову.
Я закінчив кількома годинами DFT синтезу.І результат буде показано, як:Uncollapsed Завісаніе Помилка Короткий звіт
-----------------------------------------------
вина класу код # розломів
------------------------------ ---- ---------
Виявлено DT 1756683
Можливо, виявлені PT 1
Необнаружіваемие UD 128137
ATPG untestable АС 435
Не виявлено ND 514
-----------------------------------------------
Всього розломи 1885770
Випробування покриття 99,95%
-----------------------------------------------
Інформація: Випробування покриття вище, можуть бути нижчою
в порівнянні з реальним випробуванням охоплення замовний
протокол випробувань та моделювання бібліотеки.
1

З повагою!

 

[sunilbudumuru]

Великий Gaom, дозволяє побачити, як вона йде з кількома годинами.

ASIC-dft.comДодано через 3 хвилини:Ohh велике Gaom,

гороховий розмістити скрипти (як одно-і багаторічних час), що я змінити і послуги, що надаються Вами.Це може бути корисним для інших.

ASIC-dft.com
Суніл budumuru

 

[gaom9]

Потужний DFT sctipts по Суніл budumuru.

З повагою!
Вибачте, але вам необхідно увійти в акаунт це вкладення

 

[sunilbudumuru]

Привіт друже,

Її не потужний ...його просто працездатною скрипти ....

Ура,
ASIC-dft.com