G
Guest
Guest
Привіт,
Хто-небудь може мені допомогти в наступному питанні?
Я використовую DC для Verilog дизайн.Деякі файли мають RTL "включають побудувати.
Тому, коли я аналізую такі файли, DC шукає включений файл у search_path але включити файлу в дизайні каталогу.Таким DC не може прочитати цей файл.На самом деле я аналізі включений файл перед читанням Top DC файлу, але до цих пір намагається знайти ці файли і видачі помилки.
Дозвольте мені обійти за це.
Спасибі,
Джітендра
Хто-небудь може мені допомогти в наступному питанні?
Я використовую DC для Verilog дизайн.Деякі файли мають RTL "включають побудувати.
Тому, коли я аналізую такі файли, DC шукає включений файл у search_path але включити файлу в дизайні каталогу.Таким DC не може прочитати цей файл.На самом деле я аналізі включений файл перед читанням Top DC файлу, але до цих пір намагається знайти ці файли і видачі помилки.
Дозвольте мені обійти за це.
Спасибі,
Джітендра