DC випуск

G

Guest

Guest
Привіт,
Хто-небудь може мені допомогти в наступному питанні?
Я використовую DC для Verilog дизайн.Деякі файли мають RTL "включають побудувати.
Тому, коли я аналізую такі файли, DC шукає включений файл у search_path але включити файлу в дизайні каталогу.Таким DC не може прочитати цей файл.На самом деле я аналізі включений файл перед читанням Top DC файлу, але до цих пір намагається знайти ці файли і видачі помилки.
Дозвольте мені обійти за це.

Спасибі,
Джітендра

 
Може бути, ви можете спробувати свої скрипти так: read_verilog (include.v main.v);
Я просто використовували цей метод у комбінувати multifiles.
Остання редакція hyena_dale 08 Авг 2005 11:23; редагувалось 1 раз в цілому

 
Може бути, Ви можете дати дизайн каталогу, в пошуках шляху, так що DC буде шукати включаються файли в розробці каталогів, оскільки вони там знаходяться.

 
перевірити шлях до файлу щодо вашої DC запустити реж.

 

Welcome to EDABoard.com

Sponsor

Back
Top