D тригера дільника частоти

S

spicer

Guest
Я хочу знати, як проектувати високі швидкості (до 800 МГц) D тригера дільника частоти. І я теж хочу знати, якщо це D тригера необхідно скинути порт. Може хто-небудь мені допомогти? Спасибо заранее.
 
[Цитата = Спайсер] Я хочу знати, як проектувати високі швидкості (до 800 МГц) D тригера дільника частоти. І я теж хочу знати, якщо це D тригера необхідно скинути порт. Може хто-небудь мені допомогти? Спасибо заранее. [/ Цитата] привіт простим способом є використання стандартних елементів вашого ливарного забезпечує. Чи скидання або набір портів необхідні залежить ваш програмований дільник. Джефф
 
[Цитата = jfyan] [цитата = Спайсер] Я хочу знати, як проектувати високі швидкості (до 800 МГц) D тригера дільника частоти. І я теж хочу знати, якщо це D тригера необхідно скинути порт. Може хто-небудь мені допомогти? Спасибо заранее. [/ Цитата] привіт простим способом є використання стандартних елементів вашого ливарного забезпечує. Чи скидання або набір портів необхідні залежить ваш програмований дільник. Джефф [/ цитата] Тригери використовувати зі стандартних елементів, можливо, не зможе працювати на цій частоті, ви повинні перевірити це добре перед її використанням. Необхідність скидання порту залежить від типу лічильника ви використовуєте, і резервний енергоспоживання ви орієнтуєтеся.
 
Ви можете використовувати CML DFFs або TSPC DFFs для отримання високої швидкості. Все це в describled в РФ мікроелектроніки Разаві.
 
800 МГц не є такою високої частоти. U не потрібно йти на CML для цього ... Звичайно, це залежить від технології. Але у мене є відчуття, що ХМЛ не потрібен. За його зовнішній вигляд, иг намагається дизайн користувальницького флопе. Прості Master-Slave моделі (містять передачі воріт, як контрольовані перемикачі) повинні бути добре для частоти ур метою .. Розмір передачі ворота належним чином, щоб отримати хороші установки / утримання разів. Вимога для скидання / заданий залежить від використання флопе. Якщо ви використовуєте його для синхронізації даних з або використовувати в регістр, то його непогано було б скинути. Якщо ви використовуєте тільки його засувку деяку інформацію, то скидання не може бути необхідна. Сподіваюся, це допоможе ..
 
Ви повинні використовувати ХМЛ структури.
 
[Цитата = laglead] Ви повинні використовувати ХМЛ структури. [/ Цитата] Чому "повинен"?? Я створив користувальницький флоп, який працює до 2 ГГц в 130-нм технології з нормальною логікою тільки. Саме тому я сказав, що це залежить від технології .. Це не є обов'язковим для використання CML тут ..
 
Я другий не використовує CML, якщо можна. CML назад в CMOS з високою швидкістю займають багато енергії і є ще одним ускладненням.
 
Я використовував TSPC в моїй конструкції, і вона працювала добре в частотах, більших, ніж 8oo МГц, просто на відміну від CML, тому я раджу використовувати TSPC. але у мене є одна проблема, яка вимагає моєї конструкції DFF, який працює в 2,4 ГГц і TSPC не працює добре в цій частоти і всі проекти намагалися (у тому числі ХМЛ), хоча не сказано, в газетах, що вони можуть працювати на цій частоті . Я знаю, що відсутні деякі речі в забезпеченні siutable значення W і L, але хтось досвід, щоб сказати мені, що робити?
 
Що таке технологія, що ви використовуєте?
 
Я використовую [б] TSMC (0,13 и) [/B] я можу досягти такої високої частоти з використанням цієї технології?
 
Так, це можна піти вище 2.4G в TSMC 0,13. Я зробив TSPC дільника, які виросли приблизно до 4,5 г (до топології видобутку низьким VT варіант.) Звичайно, якщо ви намагаєтеся використовувати його в якості загального D-FF з логікою між D-ТФ, це вже інша історія ....
 
[Цитата = Ахмед Толба] Я використовую [б] TSMC (0,13 и) [/B] я можу досягти такої високої частоти з використанням цієї технології? [/ Цитата] Якщо ви використовуєте низькі процес В.Т., він обов'язково повинен бути можливо ...
 
це possibe в 0.18um технологію, щоб дати годинники 6 ГГц. Я намагаюся дизайн синтезатор частоти, яка працює при 6 ГГц.
 
да 0,18 кільце oscillaotr може дати у цій швидкості 6 ГГц, навіть у можете отримати більше з ЖК і у можете використовувати логіку CML робити перегородки, але це буде добре experince khouly
 
CML, безумовно, не є необхідним, розумним (
 
[Цитата = khouly] та 0,18 кільце oscillaotr може дати у цій швидкості 6 ГГц, навіть у можете отримати більше з ЖК і у можете використовувати логіку CML робити перегородки, але це буде добре experince khouly [/ цитата] спасибі за ур пропозицію. ОК, якщо бути точним я проектування Прямий цифровий синтезатор частоти. Мені потрібна годинники 6 ГГц для його функціонування. Хіба я ще бути в змозі зробити це за допомогою кільцевого генератора? я намагався розробити фліп-флоп і потім згодом regsiter працювати при 6 ГГц. але я максимально жуйку отримуєте 1,25-2Ghz ..
 
у необхідно генерувати годинник, або просто хочете, щоб дизайн filpflop khouly
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top