C
chip-monk
Guest
Як можна функціонально перевірити список з'єднань синтезовані з використанням RTL компілятора? Будь ласка, дайте кроки і відповідні команди. Дякуємо.
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
Cadence: Кроки по Функціональна перевірка синтезованого списку з'єднань
L
lostinxlation
Guest
просто вказують на бібліотеки і запустити моделювання на список з'єднань.
C
chip-monk
Guest
Привіт, дякую за швидку відповідь. Я використовую VT стандартної бібліотеки стільниковий і немає файлу *. V, що містить всі ворота, такі як, і, інв і т.д., які використовуються в синтезованих список з'єднань. Отже, як же я вказую на бібліотеку ворота, коли я синтезував список з'єднань, SDF і *. Бібліотека файлів, але не Verilog файл з усіма ворота опису таких and2_1 або NAND і т.д., які використовуються в синтезованих список з'єднань. Щоб бути більш точним, я отримую помилки типу наступною в Cadence, коли я компілюють синтезованих список з'єднань, анотувати SDF файл в testbench, а потім використовувати ncelab команди. and2_1 g631; | ncelab (ф1 (B [8]), ф2 (n_15), оп (c_out )...): * E, CUVMUR (./gen_ks_sa1.v, 1817 | 12): наприклад 'test.ks_sa1_1. d9_1.a9_1.g631 "дизайну одиницю" and2_1 'не дозволено у "worklib.adder_ks9: модуль".
K
kornukhin
Guest
Ви ПОВИННІ Verilog бібліотеки для моделювання вашого дизайну. Існує немає інших способів імітувати список з'єднань. Інший спосіб - використовувати Confornal для формальної верифікації. Він підтримує *. Бібліотека в якості вхідних даних формату.