G
Guest
Guest
Привіт всім,
Цікаво, що різниця в результаті при використанні периферійного сканування або підпорядкований послідовний режим налаштування в програмуванні Xillinx FPGA.
Хто-небудь знає, що "шлейфовий конфігурацій" означає в підлеглому режимі серійний?
Я розумію, що периферійне сканування режимі конфігурації, TCK (тест годин) використовується, а в рабів послідовному режимі cclk використовується.
Спасибо заранее.
<img src="http://www.edaboard.com/images/smiles/icon_rolleyes.gif" alt="Роллінг очей" border="0" />
Цікаво, що різниця в результаті при використанні периферійного сканування або підпорядкований послідовний режим налаштування в програмуванні Xillinx FPGA.
Хто-небудь знає, що "шлейфовий конфігурацій" означає в підлеглому режимі серійний?
Я розумію, що периферійне сканування режимі конфігурації, TCK (тест годин) використовується, а в рабів послідовному режимі cclk використовується.
Спасибо заранее.
<img src="http://www.edaboard.com/images/smiles/icon_rolleyes.gif" alt="Роллінг очей" border="0" />