beran design s kódováním Verilog

[siva_7517]

Nazdar,

Musím používat beran v mém návrhu ASIC.V současné době, i am using Verilog kódování pro rozvoj designu.Potřebuju nějaký návod, jak kód Verilog kódování pro instanci vtip ram.Pojďme si říci i 4 vstupy pro uložení v mém ram synchronně, jak se to dá udělat v Verilog kódování.

thanks in advance
Siva

 

[sree205]

http://www.asic-world.com/examples/verilog/memories.html

hope this helps.

ale pokud ur hodlá používat paměť RAM až do fáze GDSII, může u potřebovat paměťovou překladač od dodavatele, který bude také poskytovat u s netlist pro něj.