ARM SoC Design, Потребуєте допомоги по початку роботи

[tariq786]

Привіт, хлопці, я ASIC / FPGA дизайнера, який може написати Verilog код, синтезувати і місце і маршрут його. Я новачок в ARM світу. Мені цікаво, як я можу взяти код Verilog і перетворити його в ARM зборки. Що таке інструмент ланцюга необхідно і де це взяв? Я також плутати про те, що використовувати, коли я чую так багато термінів, як ARM Artisan фізичної IP, IP Logic, Standard Cell, вбудованих компіляторів пам'яті, інтерфейс IP. Може хтось виділити те, що ці люди, коли і де використовувати кожен з них. Будь покажчики або підручники будуть високо оцінені. THanks З повагою,

 

[rca]

Привіт tariq786, ARM є процесор, який потрібно деякий асемблерний код, щоб виконати програму, немає ніякого зв'язку з Verilog! Verilog використовується для кодування поведінки процесора ARM. Логіка IP = стандартний компілятор комірки пам'яті ім'я сказала інструмент для створення пам'яті, наприклад, ви повинні бути використані у вашому проекті. Інтерфейс IP є, наприклад, IP-USB, для цього прикладу зазвичай дві частини одного фізичного через особливості прокладки необхідних для USB, а друга частина на RTL рівні або макрос вже розміщених, які містять все необхідне для USB протоколу. але це може бути I2C, SPI, UART ...

 

[tariq786]

Привіт RCA Чувак спасибі за відповідь. Насправді, у мене є код Verilog для процесора кори M0. Мені цікаво, як я повинен використовувати це? Спасибі за очищення картина трохи.

 

[rca]

ARM процесор, використовуваний автобус Amba для доступу до пам'яті (RAM / ROM / EEPROM) і інтерфейсів (через регістри відображення). Я очікую, що CM0 також має трохи діапазонів адрес? Я очікую, що CM0 роботи, як см3, то за адресою 0x000 у вас є адреса покажчика стека, 0x0001 скидання переривається вектор ...

 

[tariq786]

RCA вашого останнього відповіді мені не ясно. Скажи мені, як краще всього використовувати кору M0 Verilog ядро, яке у мене є. Спасибі

 

[rca]

Ех, що дизайнер робота! Ви повинні прочитати ARM документації, яка пояснює, як працює ядро. Перший ваш основний потрібні скидання і годинник. При скиданні deasserted і годинник працює, то ядро ​​буде читати адресою 0x00000000, які містять скидання векторів переривань, які означають, то ядро ​​буде переходити до цього прочитати значення для продовження виконання програми, в ARM асемблері. Якщо моє пам'ятати, виправити наступний адреса є адресою ініціалізації покажчика стека. Потім, щоб зробити все це, то ядро ​​буде виконувати читання через код автобуса AMBA, зволіли шини для доступу до коду. Вам потрібно визначити, який тип пам'яті буде містити скидання векторів переривань і код збірки ..., ОЗУ або ПЗУ або EEPROM, або флоп, я не знаю. Якщо у вас вже екземпляр ядра, робити це можна буде, як звичайно, ви йдете через інтерфейс знати, що основні потреби.

 

[574920045]

сер, я хочу дізнатися ARM Cortex M0 Verilog код, але я не отримую code.please відправити код me.any допомога буде високо оцінений.