>

[choonlle]

Методологія:
Метод 1: Прямі чи проект
Metohd 2: Вивчення Verilog Синтаксис перший ... крок за кроком, глава за главою
Метод 3: Робота з Метод 2 та перейдіть до способу 1.У 3 вище метод, який одна, тим краще один?
Будь ласка, дайте кілька порад ..

Повинні бути практичними в галузі промислового дизайну.Особа деякі проблеми, хотіли б дізнатися Verilog швидше!шляхом,
choonlle

 

[sheik_vb]

Метод 3 краще ..................

 

[zeeshanzia84]

Звичайно третього методу є очевидним 1!
Один хороший і простий книгу треба слідувати, Verilog HDL (Самір Palnitkar) друге видання.
Завершити перший 7 глав (alongwith кожний один з вправи) - Це можна зробити менш ніж за 5 днів близько 3 годин на день ..

Після цього ви зможете перейти до проекту.

Сподіваюся це допоможе!

 

[mrtang]

я так думаю
Метод 3, може бути, це краще для вас

 

[alpeshchokshi]

Verilog в основному ж, як C, так що якщо ви знаєте C його дуже легко впізнати Verilog
, А також Atleast отримати огляд мови, а потім викопати його за Вашим проектом вимога ...той самий кращий шлях я думаю,

 

[jarodz]

HDL це мова для опису цифрових каналів так само, як його ім'я.Після того як ви знайомі з синтаксисом Verilog, ви можете спробувати написати невеликий код і sythesis його.Це дозволить вам отримати відчуття того, що схеми які ви пишете.Зокрема, ви повинні навчитися, як описати комбінаційної схеми та фліп-флоп.Для кращого розуміння, можна спробувати виконати ті ж схеми в різних описів.Документи синтезу інструмент (DC, RC) дуже добре вчитися synthesiable опис.Це мій експеримент.Нехай він допоможе вам.

З повагою,
Джарод