32-бітний поділу в Verilog

[sameem_shabbir]

Привіт всім АОА мені потрібно розділити два [я] 32 NOS в Verilog [/I] для мого проекту, який знаходиться на Spartan3 стартовий комплект. Ще однією проблемою є те, що відповідь [я] ділення завжди ч / б 0 і 1 [/I]. тобто завжди в частках (за винятком 1) [б] Як я можу це зробити. Мені потрібен код для цього. [/B] [/I]

 

[echo47]

Спробуйте використовувати "Divider Генератор" або "Конвеєрний Divider", які включені в CORE Generator, який входить до складу ISE. Я не впевнений, якщо вони породжують читаним HDL, але вони дадуть вам модуль, який ви можете помістити у ваш FPGA проекту.

 

[sameem_shabbir]

Я не зміг знайти генератор ядра або pipline дільника плз буде зі пояснити, звідки я повинен отримати його [розмір = 2] [COLOR = # 999999] Додано через 1 годину 9 хвилин: [/ колір] [/ розмір] Sory я знайшли генератор ядра і piplined дільника, але файл Verilog яких основним генератором породила містить модуль примірника (sdivider_v3_0), звідки я повинен отримати цей код

 

[echo47]

Прохання уточнити - потрібно повний код Verilog дільника, або ж вам потрібно всього лише робочий дільника, що ви можете помістити у ваш проект Verilog? Xilinx Конвеєрна основний Divider можуть тільки дати вам файл NGC (що містить скомпільований sdivider_v3_0) без коду Verilog. Якщо це правда, то ви можете помістити файл NGC у ваш проект ISE, створіть файл Verilog обгортку, і тепер у вас є працюючий дільник.

 

[sameem_shabbir]

Мені потрібна робоча дільника Але проблема в тому [я] я не отримую будь-який файл NGC [/I] основною генератор створює чотири файли. ВЕО. ASY. Сим,. V. Тепер, який файл я повинен покласти в моєму проекті Або у хочу сказати, що я просто примірник модуля і він буде працювати

 

[echo47]

Ні NGC файл? Це дивно. Після натискання кнопки "Створити", ви бачили ніяких повідомлень про помилки? Або, може бути, ви випадково обрано варіант, який якось причин вихідних файлів, які будуть пропущені. Після того як я генерувати суті, це створює ці вихідні файли і відображає ридми, яка коротко описує їх: div.v, div.veo, div.ngc, div.xco, div_xmdf.tcl, div_flist.txt і div_readme.txt. Я використовую ISE 9.2.04i і ISE IP Update 2. Переконайтеся, що ви оновили вашу версію ISE з останніми "ІНО Service Pack" і "ІНО IP Update". Ви можете перевірити версію, натиснувши Довідка-О в CORE Generator. http://www.xilinx.com/support/download/index.htm

 

[sameem_shabbir]

Thnx багато я знайшов свою помилку в опції GENERATE я була натиснута EDIF Netlist Тепер, коли я натиснув NGC файл, він дав мені право виходу Тепер, що робити далі [я] Якщо я скопіювати файл NGC в проект і він буде працювати [/I]