20M Годинник з 50М

A

Aafaq

Guest
чи може один генерувати 20M годинник з 50 М. Але він повинен бути з гострими краями без gittering мені потрібно дуже точне 1 (за допомогою спартанського 3e1600)
з дуже точної я маю на увазі, що мені потрібно гострі краї і 50 відсотків робочого циклу
і Zerox 100 Plz завантажити код в даний час можливості
Останній раз редагувався Aafaq по 27 лютого 2008 9:46; редагувався 2 разів в загальній складності

 
Ви не став коментувати апаратних ви використовуєте ... ну якщо це xillinx
пристрій з DCM доступних у ньому .... піти на CLKDV порт DCM.Use
і ділимо на вартість 2,5 .....
Якщо ви не знаєте, як використовувати DCM див.
спартанський бібліотеки в Xilinx документів папки ...
що стосується ..

 
Ok kvingle правильно, але якщо ви не використовуєте Xilinx можна використовувати дільник на 2,5.Я його код.Якщо вам потрібно, дайте мені знати.

 
Привіт Aafaq, Ваші слова "дуже точної" є невизначеними.Чи можете ви уточнити ваша вимога?

Gittering?Ви маєте на увазі джіттер?Не можна повністю виключити тремтіння.

 
цей код:

бібліотека IEEE;
ieee.std_logic_1164.all використання;

організація є divide2_5
порт (
CLK: в std_logic;
скидання: у std_logic;
Div: з std_logic
);
кінець divide2_5;

архітектури го divide2_5 є
сигнал D, Q, P: std_logic_vector (1 downto 0);
сигналу FB: std_logic;

починати

процес (CLK, скидання)
починати
якщо (скидання = '0 '), то
д (0) <= '0 ';
ELSIF (clk'event і CLK = '1 '), то
д (0) <= р (0);
кінець, якщо;
закінчення процесу;

процес (CLK, скидання)
починати
якщо (скидання = '0 '), то
р (0) <= '0 ';
ELSIF (clk'event і CLK = '1 '), то
р (0) <= Л (0);
кінець, якщо;
закінчення процесу;

процес (CLK, скидання)
починати
якщо (скидання = '0 '), то
д (1) <= '0 ';
ELSIF (clk'event і CLK = '0 '), тоді
д (1) <= P (1);
кінець, якщо;
закінчення процесу;

процес (CLK, скидання)
починати
якщо (скидання = '0 '), то
р (1) <= '0 ';
ELSIF (clk'event і CLK = '0 '), то
р (1) <= Л (1);
кінець, якщо;
закінчення процесу;

FB <= NOT (Q (0) або д (1) або р (1) або P (0));
D (0) <= FB;
D (1) <= FB;
- DIV <= FB; - 20%
Div <= р (0) або р (1); - 40%

кінець й;, Якщо вона корисна натисніть він допоміг мені!

 

Welcome to EDABoard.com

Sponsor

Back
Top