2 питання по PLL

[mouzid]

Здравствуйте,
У мене 2 питання, що стосуються тактового сигналу:
1 - Годинники сигнал normaly отримати від рН і використовується для дисків ворота SoC.Вхідний навантаження всі ці ворота можуть вплинути на PLL сигналу і зменшити його частоту.
Мій quesion те, що рішення вважається для цього завдання?

2 - друге питання:
Це необхідно своєчасно посилити PLL сигнал і зробити його доставити достатню течій?

 

[safwatonline]

1 - буферизація
2 - в залежності від ур навантаження, але головним чином буферизації необхідно

 

[mouzid]

Завдяки Сафват,
1 - Що ви маєте на увазі під буфер?
Ви маєте на увазі набір інверторів?
2 - Тобто впевнений, що це соц навантаження величезні.Я anderstand від вашого запитання, буферизація mendatory і посилення не потрібно.Це що?

 

[swarnavenu]

Привіт,

1.Щоб відповісти на перше питання, якщо ви проектуєте PLL ви не хочете підключити VCO вихід безпосередньо на будь-якої зовнішньої ланцюга.Це порушує ваші PLL цикл і ваші годинники VCO погано. Отже, ви завжди повинні використовувати буфери на виході PLL.Приходячи до буфери, буфер пари інверторів.Ви повинні знати, від людей, SOC, скільки навантаження кришка буде (приблизно) і як далеко сигналу на виході.Виходячи з цих міркувань, можливо, буде потрібно може бути два буфера (тобто 4 інверторів) або більше.Важливо використовувати різні поставки для PLL і ваші буферів.
Все це застосовується, якщо PLL використовує кільцевої генератор і ваш вихід PLL змінюється з борту на борт.

Якщо PLL використовує LCVCO то ви не могли б борту на борт вихідний сигнал від PLL.Але ваш буферів робити роботу посилення та ізоляції вашої PLL від інших схем.

2.Якщо ви не хочете посилення PLL вихідний, а потім можуть бути використані деякі послідовник кола джерела.

Я сподіваюся, що це допомагає.

Спасибі