K
kennyg
Guest
Здається, що 1,5 біта на етапі конвеєрних АЦП архітектура дуже популярні.
Може хто-небудь пояснити його або дати мені деяку інформацію (документи, посилання, чого завгодно)
про те, як вона працює?
Я можу зрозуміти, як 2-біт на стадії роботи.
Використовуючи лише 2 компаратори вирішити 3 держав (00,01,10) без втрати інформації
питайте мене.
Як компенсувати відсутні 11 держави?
Чому ми повинні перейти точність рівнів 1 / 4 Vref праворуч від 2 біта на етапі архітектури та одержати відрахування multified 2 замість 4?
Я прочитав Деякі документи конвеєрних АЦП, але вони не пояснюють, чому
1 біт перекриття додавання може отримати правильний цифровий код?
Що за цим механізмом?
Може хто-небудь пояснити його або дати мені деяку інформацію (документи, посилання, чого завгодно)
про те, як вона працює?
Я можу зрозуміти, як 2-біт на стадії роботи.
Використовуючи лише 2 компаратори вирішити 3 держав (00,01,10) без втрати інформації
питайте мене.
Як компенсувати відсутні 11 держави?
Чому ми повинні перейти точність рівнів 1 / 4 Vref праворуч від 2 біта на етапі архітектури та одержати відрахування multified 2 замість 4?
Я прочитав Деякі документи конвеєрних АЦП, але вони не пояснюють, чому
1 біт перекриття додавання може отримати правильний цифровий код?
Що за цим механізмом?