як проектувати CMOS високошвидкісної аналоговий макет

[andy2000a]

VCC = 3,3 В ~ 12 В, і порівняти вольт = 500 мВ, delaytime <5 нс і вхід імпульсного сигналу <10 нс, ні сигнал синхронізації для засувки, як проектувати це висока швидкість comparate? яких топологія костюм? 2_stage або foldcascode? Я думаю, 2 етап малої площі, але Низька швидкість .. спасибі

 

[andy2000a]

До речі, якщо ми використовуємо 2 етап OPA-> компаратор ми можемо зустрітися затримки <20 нс .. Я думаю, 2 етап OPA легко дизайну, ніж інші ..

 

[gevy]

Я думаю, що необхідно використовувати наступні каскади: складений каскодной, нинішній компаратор і цифрової серії інверторів підключені.

 

[konqueror]

в 2-х швидкісний компаратор стадії менше, так що використовуйте регенеративної (гістерезис) компаратора. вона може дати U дуже швидко speeds.u може відноситися до "CMOS аналогових схем" Аллена і hollberg для проектування деталей компараторів з гістерезисом

 

[CDRCDR]

Я б рекомендував передпідсилювача, а потім слідують схемі засувки

 

[yeewong_su]

2 етап простий операційний підсилювач і вихідний інвертор водія. засувка схема буде додати, що це важко

 

[Colbhaidh]

Vcc = 3V3 -> 12 В! Ви впевнені??? Це неможливо в CMOS!

 

[qslazio]

простий передпідсилювач і 2 інвертора буде відповідати вашим вимогам

 

[james_su]

Не використовуйте засувку CKT, якщо ви не використовуєте тактового сигналу

 

[icsrc]

Я ніколи не бачив 12В харчування в процесі CMOS

 

[electronrancher]

Будь ласка, хлопці - пост про компаратори, чи не маєте ви особисто бачив 12v воріт. У мене є процес з 5v, 16v, 30v і ворота, які я використовую досить часто. Я пропоную, ви, хлопці, продовжуйте шукати. повернутися до питання Енді .... Хитрість будете тримати (внутрішній) коливання напруги мало, щоб бути швидким. Поточний стиль компаратора в порядку, але затиск вузлів тому вони не можуть качати Vdd-GND інакше він буде дуже повільним. Я маю на увазі каскад 3 низьким коефіцієнтом посилення (10 або менше) різн. Ампер (виведення на резистори), то низької напруги високовольтних перекладача. Остаточний висновок буде інвертора. Фокус у тому, ви повинні в'їхати ворота, інвертора від 0-VDD, але вихід останнього етапу зміни, ймовірно, 0-1В. Ви можете використовувати два NMOS перевернути рівня зсуву, але я не знаю, якщо це було б досить швидко. Ви, ймовірно, може пройти через підсилювачі різн. В 2-3 нс, але водіння, виході інвертора може бути повільніше, ніж ви можете терпіти. Книга Лі (CMOS CKT DSN, моделювання та створення макета) має 10 нс компаратор, який може працювати для вас, якщо ви не можете отримати 2ns зсуву рівня.