як проектувати Низький Годинники джиттера для конвертера даних?

X

xdunicorn

Guest
Мої дані перетворювач AD9863. Мій АЦП зразок годинник souced від FPGA. Зразок годинник з ПЛІС не є чистим. Годинники АЦП є зразком частотних 15Mhz.I виявити, що шум вводяться в моїй системі. У мене є деякі проблеми, про Годинники. Зразок годинники можуть бути отримані з FPGA? Якщо ні, то як я можу зробити? Велике спасибі.
 
[Цитата = xdunicorn] Мої дані перетворювач AD9863. Мій АЦП зразок годинник souced від FPGA. Зразок годинник з ПЛІС не є чистим. Годинники АЦП є зразком частотних 15Mhz.I виявити, що шум вводяться в моїй системі. У мене є деякі проблеми, про Годинники. Зразок годинники можуть бути отримані з FPGA? Якщо ні, то як я можу зробити? Велике спасибі. [/ Цитата] перше місце осцилятора якомога ближче до перетворювача, як ви можете, щоб уникнути EMC зв'язку так само як і все більш джиттера на контакти CLK введення. джиттера в FPGA не хвилюйтеся, тому FPGA може бути більш далеко кристала oszi, але навіть не далеко -> у противному випадку ви навіть можете отримати ще більше проблем. Окремі землі та пропозиції на окремі з них. Підключіть AGND і DGND на землю зоряної системи в безпосередній близькості від джерела живлення. Я не знаю, як тебе Fs, але, як я пам'ятаю цей АЦП може мати 12bit @ 80MSPS -> Тому ви повинні мати джиттера кварцовий генератор настільки ж низько як 1ps -> яка defenitely дуже низька! Уважно кварцового генератора в їх якості фон Венцель Associates, що мають джиттер RMS нижче 0.5ps. Сподіваюся, що я міг би допомогти.
 
Іншим важливим чинником, ви повинні прийняти допомогу влади. Шум перекриває потужності додасть джиттера. Так що додайте конденсатора між владою і заземленням, і зробити літак харчування і землі літак так близько, як possibl. Це буде корисно для придушення шуму, додавши prectect землю поруч з годинником сліду. Може бути, ви також повинні знайти джерело шуму, або важко придушити шуми повністю.
 
Мої дані перетворювач AD9863. Мій АЦП зразок годинник souced від FPGA. Зразок годинник з ПЛІС не є чистим. Годинники АЦП є зразком частотних 15Mhz.I виявити, що шум вводяться в моїй системі. У мене є деякі проблеми, про Годинники. Зразок годинники можуть бути отримані з FPGA? Якщо ні, то як я можу зробити? Велике спасибі.
 
[Цитата = xdunicorn] Мої дані перетворювач AD9863. Мій АЦП зразок годинник souced від FPGA. Зразок годинник з ПЛІС не є чистим. Годинники АЦП є зразком частотних 15Mhz.I виявити, що шум вводяться в моїй системі. У мене є деякі проблеми, про Годинники. Зразок годинники можуть бути отримані з FPGA? Якщо ні, то як я можу зробити? Велике спасибі. [/ Цитата] перше місце осцилятора якомога ближче до перетворювача, як ви можете, щоб уникнути EMC зв'язку так само як і все більш джиттера на контакти CLK введення. джиттера в FPGA не хвилюйтеся, тому FPGA може бути більш далеко кристала oszi, але навіть не далеко -> у противному випадку ви навіть можете отримати ще більше проблем. Окремі землі та пропозиції на окремі з них. Підключіть AGND і DGND на землю зоряної системи в безпосередній близькості від джерела живлення. Я не знаю, як тебе Fs, але, як я пам'ятаю цей АЦП може мати 12bit @ 80MSPS -> Тому ви повинні мати джиттера кварцовий генератор настільки ж низько як 1ps -> яка defenitely дуже низька! Уважно кварцового генератора в їх якості фон Венцель Associates, що мають джиттер RMS нижче 0.5ps. Сподіваюся, що я міг би допомогти.
 
Іншим важливим чинником, ви повинні прийняти допомогу влади. Шум перекриває потужності додасть джиттера. Так що додайте конденсатора між владою і заземленням, і зробити літак харчування і землі літак так близько, як possibl. Це буде корисно для придушення шуму, додавши prectect землю поруч з годинником сліду. Може бути, ви також повинні знайти джерело шуму, або важко придушити шуми повністю.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top