як виробляти VHDL код, використовуючи Simulink?

[Tom2]

Хто-небудь, хто виробляє інформацію про VHDL код, використовуючи Simulink ?????

 

[snowfall]

Джерело VHDL генерується з Simulink тільки в структурному форматі, тобто, це не в behaviral один, що дозволяє легко читати. Перш, ніж Ви навіть можете зробити це, необхідно перетворити ваш проект набір доступних фіксованого / плаваючою точкою функції бібліотеки повторно моделювати ваш дизайн, щоб переконатися, що вона як і раніше відповідає загальним вимогам. Після цього ви можете конвертувати дизайн або VHDL / Verilog. Cheers,-и

 

[Tom2]

Чи можете ви бути більш конкретними, як я можу зробити this.If у вас є підручник чи приклад буде дуже корисно.

 

[snowfall]

U повинно перевірки останніх Matlab-реліз, який включає в себе Coder Simulink HDL, який приклади / Підручник матеріалу. Залежно від того, що у вас є зараз або тоді, коли і почати новий проект і так далі. Якщо ви починаєте новий, ви можете переглядати доступні бібліотеки набір функцій і працювати звідти. -Е роки

 

[haneet]

guyz він може бути використаний, але я відчуваю код, що генерується не синтезованих .. будь ласка, поправте мене, якщо я помиляюся ..

 

[umar_alzoubi]

спробуйте посиланням: www.mathworks.com пошук теми Ви багато інформації

 

[jacocobi]

Ах ... Ах так!