фактор масштабування в Verilog для БПФ по переповнення випуск

[siva_7517]

Привіт,

Я проектування 8 БПФ по 16 біт на вході алгоритмів з фіксованою точкою.Врешті-решт, я з труднощами в питанні переповнення.Моя кодування в Verilog.Коли я додав він стає 17-бітової яка переповнення.Чи можу я отримати простий код на Verilog про те, як зробити фактор масштабування?Thanx

Шива