трубопроводів АЦП надлишкових бітів

N

neoflash

Guest
Може хто допоможе пояснити всі переваги надлишкових бітів в трубопроводі АЦП?Додано після 14 хвилин:Читаючи лекцію он-лайн АЦП конструкція труби, він стверджував, що надмірність у кучу-лайн АЦП перетворювача допоможе зменшити шанс мати проблеми зниклих без вести код.

Він стверджував, що ми можемо допустити на південь від ADC помилку, якщо в стадії залишків попередніх зберігається під "бокс" стадії введення в наступному.Коробка називається граничну напругу АЦП.

Чи згодні ви про це?

 
Надлишкових бітів в трубопроводі етапах використовуються для корекції помилок, що після процесу після цифрових бітів АЦП є ..... для виправлення помилок у цифровому допомагає виправити помилки (отже, підвищити точність), що йдуть від аналогових частин ..... це безпосередньо допомагає в розслаблюючій компаратора компенсувати .....

для і деталі можуть пройти через наступне посилання ....

1.Цифрові методи для підвищення точності даних, перетворювачі
Un-Ку Місяця; Temes, GC; Steensgaard, J.;
Зв'язок Magazine, IEEE
Том 37, випуск 10, жовтень 1999 Сторінка (и): 136 - 143
Цифровий ідентифікатор об'єкта 10.1109/35.795604

Резюме: Дана стаття являє собою підручник огляд деяких раніше розроблених методів для підвищення точності і лінійності перетворювачів (аналого-цифровий, а також цифро-аналогових) шляхом введення допоміжних цифрових схем який калібрує, К. ... .

AbstractPlus | Повний текст: PDF (692 KB) IEEE JNL-------------------------------------------------- -
Якщо і потрібні папери ... можете написати мені ....

sankudey

 
спасибі.

Не могли б ви поставити папір тут?

Крім того, автор поклав свої коментарі тут нижче:
Вибачте, але Ви повинні увійти, щоб переглянути це вкладення

 
привіт sankuday.
Plz uplaod цього документа ..
це буде сприяти Ful до мене, якщо у Plz може відправити його
regrds
МанішДодано після 14 хвилин:привіт neoflash,
насправді, якщо вхідні повний спектр припустимо-верф до верф,
то ур залишок буде лежати між -1/2verf на 1 / 2verf
і є область -1 / 2 VREF та 1 / 2vef для відрахування момент.
Значить, якщо є subadc компенсувати Шифрування до 1 / 2lsb г -1/2lsb (-1/4vref г 1 / 4vref)
то ур залишок буде зміщуватися, а осад залишиться в-верф "і VREF до наступного етапу.
так що на південь ADC 1/2lsb Шифрування до помилки ( і - обидва) може миритися 1,5 розрядний АЦП.
і якщо це помилка в occours subadc то це буде піклуватися в цифровому ЦКТ корекції помилок, що використовуються в АЦП.
так що це краса 1,5 розрядний конвеєрний АЦП.
сподіваюся, що це допоможе.
regrds
Маніш

 
Чарівний 1.5bit на етапі представляється facinate багатьох людей.Він має історичне значення!Сьогодні підставою чи трубопроводу проекти орієнтовані на реальних інженерних, а не на наукові дослідження.Здійснення намагаються звести до мінімуму площу і поточних шляхом надання розумної прибутковості виробництва.Ключ повинен приймати рішення про корекцію помилок немає, тест корекції пластини, PowerUp корекції часу або тла для корекції.А щоб вибрати правильне число бітів для кожного етапу.Існує торгівлі розмір / струм кожному етапі в порівнянні з битами і загальної суми.

1.5bit не використовується у виробництві в поточному техніків до мого відома.

 
manissri пише:привіт neoflash,

насправді, якщо вхідні повний спектр припустимо-верф до верф,

то ур залишок буде лежати між -1/2verf на 1 / 2verf

і є область -1 / 2 VREF та 1 / 2vef для відрахування момент.

Значить, якщо є subadc компенсувати Шифрування до 1 / 2lsb г -1/2lsb (-1/4vref г 1 / 4vref)

то ур залишок буде зміщуватися, а осад залишиться в-верф "і VREF до наступного етапу.

так що на південь ADC 1/2lsb Шифрування до помилки ( і - обидва) може миритися 1,5 розрядний АЦП.

і якщо це помилка в occours subadc то це буде піклуватися в цифровому ЦКТ корекції помилок, що використовуються в АЦП.

так що це краса 1,5 розрядний конвеєрний АЦП.

сподіваюся, що це допоможе.

regrds

Маніш
 
Привіт neoflash,

Дозвольте мені пояснити більш докладно "краси" 1.5bit трубопроводу.

1.5bit йде від основи опис.У nonerror виправлення трубопроводу АЦП кожному етапі substract / додати вартість, 2 ^ (-1) раз єдина шкала боку входу або 2 ^ (-2) подвійний масштаб входу.Наприклад, якщо вхід-VREF ... VREF, підставою значення першої стадії-VREF * 2 ^ (-1) або VREF * 2 ^ (-1).Якщо в ході другого циклу обробки посилення 2, то введення масштабу рівноправним на всіх етапах.Ця конструкція використовується корінь фактор 2.Якщо ви використовуєте числення в 1,5 рази, що не означає, що ви 1.5bit, підставою значення-VREF * 1,5 ^ (-1) =- VREF * 2 / 3 або VREF * 2 / 3.

Якщо підставою значення перший етап помилки.Наприклад 1 Е-3.Так що реальний позитивний корінь є VREF * (1 / 2 1 E-3).Якщо вхід в АЦП від 0 до VREF * 1e-3, то компаратора першого етапу вирішити відняти позитивне значення підставою.У результаті різниця більше, ніж VREF * 1 / 2 і виходять за межі діапазону обробки подальших етапах.Так розмір похибки визначити кількість зниклих без вести код або збігаються.

Якщо підставою ifactor менше, ніж 2 невідповідність не призведе до перевищення сигналу діапазонах.Anaway точне цифрове представлення числення значення має бути використаний, так як цифровий вихід трубопроводу АЦП сума всіх цифрових значень підставою.У тривіальному випадку це лише повноваження 2.Таким чином, кожен етап компаратора набір 1 біт.Для не чинник основи 2 ви використовуєте, наприклад як

-VREF * (2 ^ (-1) 2 ^ (-к)) або-VREF * (2 ^ (-1) 2 ^ (-к))

А з низькою достатньо, щоб покрити tolerancies.

Для багаторозрядних трубопроводу у вас більше 2 числення значення.З цифровий калібрування можна також нерівними відстань між різними значеннями підставою для кожної стадії.

Якщо, наприклад, підставою цінність могла б 5 різних значень, скільки біт на етапі це таке?

Ви бачите, що чарівною красою 1,5 НЕ 1.5bit але основою системи числення є 1,5!
Кремній, де MATH задовольнити ФІЗИКИ
 
Я отримую трохи втратив.Я все ще хочу зосередити свої два питання.Перше питання може бути виражене в іншій формі:
1bit перекриття конвеєрний АЦП буде використовуватися attched графа спосіб об'єднати надлишкових бітів, як 1.5bit об'єднати, що половина трохи?До речі, ви сказали:

Цитата:

У результаті різниця більше, ніж VREF * 1 / 2 і виходять за межі діапазону обробки подальших етапах.
Так розмір похибки визначити кількість зниклих без вести код або збігаються.
 
Привіт neoflash, Rfsystem
деякі основи Мені необхідно очистити дуже відносно конвеєрний АЦП.
надії в усіх буде не заперечуєте.
фактично в 1,5 розрядний АЦП pipelind, залишок переходить від одного етапу до наступного етапу.
тоді наші залишок стає все менше і менше, і в останній стадії вона дуже мала.
але на першому етапі ми даємо приріст 2 Так, щоб залишок буде в повному обсязі витрат.
але на моє запитання, коли ми даємо кожній стадії підсилення 2, то залишок нашої волі помножити на 2, то де вона отримуєш менше і smalller при проходженні етапу до етапу.
Plz дати коментар ур.
regrds
Маніш

 
manissri пише:

Привіт neoflash, Rfsystem

деякі основи Мені необхідно очистити дуже відносно конвеєрний АЦП.

надії в усіх буде не заперечуєте.

фактично в 1,5 розрядний АЦП pipelind, залишок переходить від одного етапу до наступного етапу.

тоді наші залишок стає все менше і менше, і в останній стадії вона дуже мала.

але на першому етапі ми даємо приріст 2 Так, щоб залишок буде в повному обсязі витрат.

але на моє запитання, коли ми даємо кожній стадії підсилення 2, то залишок нашої волі помножити на 2, то де вона отримуєш менше і smalller при проходженні етапу до етапу.

Plz дати коментар ур.

regrds

Маніш
 
Я перевірити якісь папери і знайшли doubleuse з 1.5bit термін.Він використовується для опису перших 2-х рівневої числення з 3 рішення кодів, другий для опису 2-рівнева підставою тільки два рішення кодів.Перша згадка перекладача три коди 1.5bit, друга інтерпретація підставою бази.

1.1.5bit варіант кодексу
вхідний діапазон -1 ... 1, коди:

якщо вхідний <-р
Код =
ifelse введення>-р і вхідних <р
код = Ь
ще
код = C
кінець

якщо код =
у = 2 * (х р)
ELSEIF код = Ь
у = 2 * х
ще
у = 2 * (XR)
кінець

р = 1 / 3, так що відстань між підставою рівнях, а також ряд кордону становить 2 / 3

2.1,5 базової версії порозрядної
вхідний діапазон -1 ... 1, коди:

якщо вхідний <0
Код =
ще
код = Ь
кінець

якщо код =
у = 2 * (х р)
ще
у = 2 * (XR)
кінець

Використовувати версії 1 лютого компараторів.Version2 тільки 1 компаратора.

Якщо код відсутній це позначиться на вхідний діапазон близько -1 / 3 або 1 / 3 для версії 1.Version2 позначиться близько нуля.Якщо ніякої корекції не зробили є версії 1 SNDR переваги при низьких рівнях введення.Це тому, що самий критичний рівень прибутку або невідповідність поза критичного діапазону вхідних сигналів низького рівня.

Independend з обох версіях цифровий код, потрібно полягає в послідовному додаванні цифрового подання підставою цінностей.

 
Привіт, я новачок тут ..

Я роблю певну роботу за конвеєрних АЦП і приїхали всій 1.5bit етапі / цифровий арені корекції помилок ..Чесно кажучи, я дуже плутати!Читання вище, не реально допомогти, вибачте!

Так Є 3 діапазони ..-ВР з-VR / 4,-Vr / 4 Vr / 4, і Vr / 4 VR.Це відповідає вхідного сигналу, або залишків від попереднього етапу.Кодів, які можуть бути призначені ці 00, 01, 10 (або повинно бути 10 11? Вихід з спалах буде термометр код, так що, може бути, 11 має сенс).

Тепер ..Візьміть перший розділ (-Vr до Vr / 4) ..операції ви виконуєте на вхід 2Vin VR.Близький розділ: 2Vin.Верхня частина: 2Vin - VR / 4.

Речі Я заплутався abuot:

Якщо Vr = / - 0.5V (так повномасштабної = 1V), то для Vin =- 0.5V, залишок [2 * (-0,5)] 0,5 = -0,5 (або-Vr = 2LSB, я вважаю, )!Однак у більшості робіт, які я бачив, тільки залишок іде з-VR / 2 до VR / 2!Допомога??

Чому рівнями, встановленими на Vr / 4?Чи повинні вони бути?

Корекція схеми використовується для зберігання залишків рамках конверсії спектру для наступного етапу, а не в змозі виявити неправильний висновок на основі компаратора компенсувати?

Якщо є компаратора зміщення і збільшення залишків, вхід на наступному етапі буде як і раніше перебувати в межах /-Vr, так що все буде в порядку?Але звичайно це залишки продовжують рости, поки не вийде з діапазону всіх наступних етапах?

Я дійсно не розумію, як 1.5bit/3-level з 0.5bit надлишкових даних на самому ділі допомагає нам ..??

Як на землі, корекція схеми фактично побудували?Я читав, що деякі люди використовують декілька суматорів і біт перетинаються, і деякі використовують інші методи ..це буде більш важким для вищих резолюція етапах?Мені потрібні деякі схеми, щоб поглянути на

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Сумний" border="0" />Там, здається, дуже мало фактичної схеми та роз'яснення з цього, я вже прочитав багато документів на нього, але нічого суттєвого там, навіть роботах SHLewis виявилася обмеженою допомоги.

Велике спасибі за будь-яку допомогу з цього ...Буду дуже вдячний за це!

 
Я постараюся пояснити це питання.
Я даю вам приклад.
Якщо 10-бітний АЦП трубопроводу, ні цифрової корекції помилок, 1bit/stage
Stage1 відповідає 10-го розряду
Stage2 відповідає 9-го розряду
...це легко зрозуміти.
Якщо 2bit/stage і немає цифрового виходу перекриваються.
Stage1 відповідає 10-й і 9-го розряду
Stage2 відповідає 8-го та 7-го розряду
...це легко зрозуміти, теж.
Але це необхідно компаратора мають хорошу точність.

Якщо є перекриття кожному етапі.вона може терпимості компаратора зміщення, як накладаються один на сцені.Наприклад: 2b/stage але перекриття
Stage1 відповідає 10-й і 9-го розряду
Stage2 відповідає 9-й і 8-го розряду
......Вона повинна бути додана, то перекриття отримати правильну кількість вихідного коду.
Додав перекриття можуть терпимості компаратора компенсувати, але внесок зміщення занадто, коли ви використовуєте (-1 / 2 1 / 2) рішення лінії.Для того, щоб видалити перекриття додав до зміщення ми можемо змінити до вирішення лінії (-1 / 4 1 / 4).

Це не так просто пояснити ці питання.
Я сподіваюся, ви можете посилатися на CMOS перетворювачів для спілкування P235-239.

 
Дуже цікава дискусія, завдяки RFsystem.

Будь-які коментарі на 2,5 розрядний АЦП Трубопровідний?

Mazz

 
Лі трубопроводу АЦП використанням SC MDAC і ADSC навіть необхідності вибірки та зберігання на вході?

 
Ні,

максимально використовувати приклад реалізації / утримання і підставою в першу одну стадію.Існує ніяких конкретних переваг використання окремих етапів датчиком для цієї операції.Це тому, що споживана потужність через шуму є найвищим в першій стадії.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top