P
pwq1999
Guest
я пишу синхронного скидання наступним чином:
завжди @ (posedge sys_clk_25m)
починати
якщо (! syn_rst_n)
toggle_bit <= 1'b0;
ще
починати
якщо (! rtl8305_mtxen)
toggle_bit <= 1'b0;
ще
toggle_bit <= ~ toggle_bit;
кінець
кінець
але коли я думку RTL схема, я виявив, що syn_rst_n сигналу, щоб логіка або rtl8305_mtxen сигнал!, що я не expecte, щоб хто-небудь може мені допомогти, як висловити синхронний скидання без додавання додаткової логіки вхід скидання ?
заранее спасибо!
завжди @ (posedge sys_clk_25m)
починати
якщо (! syn_rst_n)
toggle_bit <= 1'b0;
ще
починати
якщо (! rtl8305_mtxen)
toggle_bit <= 1'b0;
ще
toggle_bit <= ~ toggle_bit;
кінець
кінець
але коли я думку RTL схема, я виявив, що syn_rst_n сигналу, щоб логіка або rtl8305_mtxen сигнал!, що я не expecte, щоб хто-небудь може мені допомогти, як висловити синхронний скидання без додавання додаткової логіки вхід скидання ?
заранее спасибо!