синтез simulution допомогою ModelSim

[smqasim]

Хто-небудь може дати мені кроків для виконання пост-синтез моделювання / Back-анотацією допомогою ModelSim Xilinx союзі і в деталях.

 

[news]

Niedawno media poinformowały o sklepie internetowym Euro-24.com.pl, który inkasuje pieniądze, ale nie realizuje zamówień. W serwisie Opineo.pl klienci publikowali pełne emocji wpisy, prześcigając się w ostrzeżeniach przed zakupami w tym sklepie. Sprawą zajęła się policja, ale strona internetowa Euro-24.com.pl wciąż jest aktywna.

Read more...

 

[Kulprashant]

привіт,
Моделювання пост макет потреби. SDF файлу, випробувальних стендів і RTL в якості внеску.
навантаження дизайн вікна ModelSim редактора ви знайдете. SDF завантаження файлу варіант.
Я сподіваюся, що Ви отримали мою точку
спробуйте для цього
З повагою,
Куль.

 

[Renjith]

Have U написали testbench для Ur PRGM?
Якщо це так, ISE дасть чіткі посилання на посаду робити синтез, пост-P & R моделювання.У так легко може зробити це thrg GUI.

 

[darylz]

Ви не можете використовувати RTL Код дизайн для пост-синтез моделювання.Синтез інструменти видадуть VHDL і SDF файл або Verilog файл для вас це зробити.

 

[gold_kiss]

Привіт,
Як тільки ви зробили із синтезом.Ви будете мати ваші і ваших Netlist SDF файлу.
У випадку, якщо у синтезу використання FPGA то вам необхідно Simprims

Тепер вам потрібно додати файл СДФ в Урі на випробувальному стенді.Ви можете зробити це на $ sdf_annotate ( "*. SDF");

або за бажанням ви можете сказати симулятор, щоб вибрати файл SDF за час запуску або компіляції.

Вам також необхідно додати затримки в Урі testbech.
U можна використовувати в кращому IFDEF `або` IFNDEF себе .. Ура нормальним для моделювання і моделювання Netlist ви можете вибрати як опція часу компіляції

Вам необхідна більш детальна ...?PM мене.

Gold_kiss