розробки ASIC CMOS opamp

[carporsche]

Привет

Я розробки конкретних програм CMOS OP-AMP, що має дуже суворі вимоги.
Я, починаючи з базового 2-сцені топологія
Деякі з цих вимог, будуть:
1.Єдність отримати Bandwidth> 500MHz (а також у зворотному
зв'язку моя opamp повинен мати пропускну здатність 3dB> 25MHz)
2.High Gain> 75dB
3.

.

Ще одне дуже важливе вимога мого дизайну THT на зміщення моїх можливостей підсилювача не залежить від зворотнього

зв'язку схеми.

4.Я використовую VDD = 3,3 В і VSS = -3.3 V (0,6 мкм тек).Якщо мені зберегти мої введення загальний режим рівні 0В Мені потрібно виведення DC рівні бути не надто 0В.

Буду дуже вдячний, якщо будь-який з вас може надати мені будь-які матеріали про них.

спасибо

 

[karanjain]

Привет

Чи є які-небудь вимоги вбив ставкою, а й максимально нинішньої дозволено?

інші мудрі прийняти ток бути 5ua, зчіпні конденсатор (CC) = 1pf
тоді
wgb (єдність отримати ширина) (500 meghz) =
GM (або transconductance приріст diffpair) / Копія;

(W / L) співвідношення другому етапі має бути 2 дзеркало 1-й етап.
це приблизно те, що краще дати компенсувати напруги

Тепер отримати ----- Ви знаєте transconductance прибуток в 1-й етап помножити її з виробництва опору.
Зараз залишилися отримати прийде з другого етапу.
отримати = GM * маршрут (2-й етап)
GM другий етап легко вирахувати = 2 * I / VOV
VOV = Vgs в дзеркалі діфф пара - Vth МОП

сподіваюся, що це може вирішити вашу проблему.

 

[edge_tv]

Не використовуйте у дві стадії підходу,
і ви будете спалювати занадто багато поточних під другий етап.
Єдність Gain Bandwidth = 500 МГц => стабільності другого полюса повинна бути близько 1,5 ГГц !!!!!
Другий полюс = GM (другий етап) / (2 * пі * Cload),
повірте мені, що обійдеться у ток.
Зазвичай згорнутий каскаду має бути достатньо, аби охопити 75 дБ, але, ймовірно, не з цією швидкістю.Ви повинні дивитися на ваш процес, може бути, що ви повинні зробити отримати підвищення.