про DLL дизайну

[newbie_1]

привіт, чи можете ви дати мені роз'яснення з DLL? А як щодо фази інтерполятор, як я можу використовувати інтерполятор? і хороші роботи будуть оцінені. Велике спасибі новачка

 

[arsenal]

Ось кілька хороших робіт

 

[blowfish]

Хай арсенал , У вас є цифровий затримки автопідстроювання частоти схеми документів або матеріалів, що стосуються цифрової бібліотеки DLL, які можуть бути implmented використанням Verilog або VHDL інструменти моделювання повністю. Також ви можете сказати будь-який спосіб, яким я можу використовувати інструмент цифрового моделювання (FPGA Advantage PRO) вихідний ланцюга дати аналогових інструментів моделювання (Таннер / Tspice) вхідного сигналу ланцюга ..

 

[arsenal]

[Цитата = Blowfish] Хай арсенал , У вас є цифровий затримки автопідстроювання частоти схеми документів або матеріалів, що стосуються цифрової бібліотеки DLL, які можуть бути implmented використанням Verilog або VHDL інструменти моделювання повністю. Також ви можете сказати будь-який спосіб, яким я можу використовувати інструмент цифрового моделювання (FPGA Advantage PRO) вихідний ланцюга дати аналогових інструментів моделювання (Таннер / Tspice) вхідного сигналу ланцюга .. [/quote] привіт Blowfish, як до DLL в Verilog моделі, і може посилатися на сайт керівництво дизайнерів, а також і можете спробувати написати його за допомогою лічильників, і ви можете спробувати додаватися друг. і після свого DLL моделі то й можна використовувати spectreVerilog створювати змішані моделювання сигналу шляхом створення конфігурації зору.

 

[edaforest]

Я новачок. Є деякі гарні посилання на DLL дизайн? Спасибі: D

 

[zgz1983]

Привіт арсенал як я можу використовувати свій Verilog модель DLL? Спасибі!

 

[arsenal]

[Цитата = zgz1983] Привіт арсенал як я можу використовувати свій Verilog модель DLL? Спасибі! [/Quote] і може просто використовувати його для моделювання Адже вона дає тільки поведінкові моделі будівельних блоків з DLL, з яких і може знати, що будує DLL і як він працює. завдяки арсенал

 

[layer2000]

Може бути, це документ буде корисно

 

[blowfish]

Хай "Арсенал", Існує декілька помилок в Verilog код зі Стенфорда. Крім того, деякі коди відсутні в подмодулей. Ви можете перевірити роботу коду і пост хороший робочий код.