P
Prasanna hegde
Guest
Привіт усім, я новачок в FPGA та Verilog. У мене є комплект Xilinx startes і я хочу спілкуватися з FPGA в розділ ЦАП. КСР потреб SPI прото. , Щоб отримати розпочато. Будь ласка, дайте мені знати, як це зробити. Я інструкцію від Xilinx і в тому, що він отримав хорошу інформацію про протокол, терміни діам. everything.Bu т я не в змозі реалізувати в коді. його 32-біт ЦАП, і я можу відправити тільки один біт з 32. Зсув 32 біт буфера відбувається тільки один раз. Мені це потрібно перенести в 32 рази, як це зробити. Будь ласка, допоможіть .. ragards, Prasanna